技術編號：7155951
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及半導體制備，具體來說是涉及一種用于柵極相關制程及其后續制程監控的測試器件結構的制備工藝。背景技術集成電路，就是在半導體基底上形成一系列的元件，以完成相應的功能。但是，現有的工藝監控方式一般采用完整流程的硅片(structure wafer)，通常，為了節省監控成本，在實際操作中，一般會選擇單晶硅襯底控片；而在實際的操作步驟中，通常會省略離子注入等步驟，以在不影響形狀尺寸(profile)的基礎上，降低成本。如圖1A-1C所示，在現有技術中所采用的...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。