技術編號：7011541
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及包含設定雙電壓CMOS晶體管裝置的閾值電壓(Vt)的半導體裝置制作方法。背景技術利用互補金屬氧化物半導體(CMOS)制作技術來制作半導體裝置通常涉及在單個裸片襯底上形成高電壓及低電壓操作晶體管。低供應電壓晶體管(通常為邏輯或核心晶體管)在芯片內部使用。邏輯晶體管通 常在裸片或芯片(下文稱“芯片”)的中心部分中且針對高堆填密度及性能而優化。邏輯晶體管較小且具有薄柵極氧化物層以使低電壓下的速度最大化。高供應電壓晶體管通常用干與外部裝置/芯片通信，因此...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。