技術(shù)編號(hào):6950941
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造工藝,特別涉及一種半導(dǎo)體器件間隙壁的制作方法。背景技術(shù)在半導(dǎo)體器件微型化、高密度化、高速化、高可靠化和系統(tǒng)集成化等需求的推動(dòng)下,半導(dǎo)體器件的最小特征關(guān)鍵尺寸不斷縮小。由此而引起柵極結(jié)構(gòu)之間的間距也不斷縮小,這會(huì)導(dǎo)致隨后柵極結(jié)構(gòu)和襯底上形成的金屬間介電層(ILD)不能很好地填充相鄰柵極結(jié)構(gòu)之間的間隙。圖IA為現(xiàn)有的MOS晶體管的剖視圖?,F(xiàn)有的MOS晶體管100通常包含襯底101。在襯底101中形成有源極102A以及與源極102A通過溝道區(qū)...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。