技術編號：6921640
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。形成具有量子阱溝道的非平面晶體管背景技術通過在元素硅(Si)襯底上開發薄膜弛豫的晶格常數III-V半導體可以實現多種電子和光電子器件。能夠實現ni-v材料性能優點的表面層可以承載各種高性能電子器件，例如，用諸如但不限于銻化銦(InSb)、砷化 銦鎵(InGaAs)和砷化銦(InAs)等的極高遷移率材料制造的互補金屬氧 化物半導體(CMOS)和量子阱(QW)晶體管。盡管已經將這種高遷移率QW 溝道結合到平面晶體管中，但尚未將它們結合到非平面晶體管中。附圖說明...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。