技術編號：6865343
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及在半導體基板上通過柵極絕緣膜形成有柵極電極的MOS結構的半導體裝置。背景技術 在現有技術中，作為MOS結構晶體管的柵極電極材料，使用多晶硅(Poly-Si)。作為控制MOS結構晶體管的閾值電壓的方法，一般有所謂的溝道滲雜(channel doped)的在溝道區域中摻雜雜質的方法，或者在Poly-Si膜中摻雜雜質的方法。然而，隨著半導體裝置的微細化，在溝道滲雜中，存在著溝道區域的雜質濃度的上升對載體產生影響的問題，此外，在Poly-Si摻雜中，由于...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。