技術編號:6855566
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體晶體管,具體涉及降低源極/漏極的半導體晶體管。背景技術 典型的半導體晶體管包括在半導體層中形成的溝道區(qū)域和第一和第二源極/漏極(S/D)區(qū)域,其中溝道區(qū)域設置在第一和第二S/D區(qū)域之間。典型的半導體晶體管還包括在溝道區(qū)域正上方的柵極疊層(它包括在溝道區(qū)域正上方的柵極介質區(qū)域以及在柵極介質區(qū)域上的柵極區(qū)域)。另外,第一和第二柵極隔離層在柵極疊層的側壁上形成,以分別限定第一和第二S/D區(qū)域。柵極區(qū)域和第一S/D區(qū)域之間的電容具有若干成分,其中之...
注意:該技術已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權人授權前,僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權,增加技術思路,做技術知識儲備,不適合論文引用。