技術編號：6760435
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及一種降低端接傳輸線電流的方法，尤其是一種利用冗余編碼降低DDR接口端接傳輸線電流的方法。背景技術 DDR(Double Data Rate，雙倍數據速率)技術，即在時鐘的上升沿和下降沿都傳送數據，能在保持時鐘速率不變的情況下將數據傳送速率提高一倍，因此DDR接口廣泛用于芯片之間的互連，如ASIC(專用集成電路)和SDRAM之間的接口，或ASIC和SSRAM之間的接口。DDR接口使用SSTL電平或HSTL電平。SSTL電平使用2.5V或1.8V電源...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。