技術(shù)編號:6361927
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。所公開的實施方式涉及電路設(shè)計,尤其涉及為電路設(shè)計選擇用于操作的時間約束調(diào)度的解決方案。背景技術(shù)對于數(shù)字電路(例如,超大規(guī)模集成(VLSI)技術(shù)的規(guī)模)的設(shè)計而言,設(shè)計者通常采用計算機輔助技術(shù)。已經(jīng)開發(fā)了描述數(shù)字電路的標(biāo)準(zhǔn)語言(諸如硬件描述語言(HDL))來幫助設(shè)計和模擬復(fù)雜的數(shù)字電路。若干硬件描述語言(例如,VHDL(非常高速集成電路HDL)和Verilog HDL)已經(jīng)演進(jìn)為工業(yè)標(biāo)準(zhǔn)。VHDL和Verilog HDL是通用硬件描述語言,其允許通過使用抽象...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
請注意,此類技術(shù)沒有源代碼,用于學(xué)習(xí)研究技術(shù)思路。