技術編號：6116583
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明是與電子電路測試系統有關，特別是指一種對芯片尺寸封 裝制作工藝后的電子組件作晶片級測試的電路板結構。背景技術一般集成電路晶片制造廠的組件測試是可區分為制作工藝階段 的前段晶片測試及芯片模塊封裝后的后段封裝測試，其中晶片測試在 長時間的發展改良下，所應用的晶片級測試系統己可達到高效率、高 精確度的電測質量，因此對整個晶片制作工藝階段的產能控制具有極佳的效益；以封裝測試而言，則有晶片級封裝(Wafer Level Package, WLP)制作工藝及芯片...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。