技術編號：12369727
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及一種制作半導體元件的方法，尤其是涉及一種于基底上的高壓元件區制作淺溝隔離與柵極介電層的方法。背景技術在現有半導體產業中，多晶硅系廣泛地應用于半導體元件如金屬氧化物半導體(metal-oxide-semiconductor，MOS)晶體管中，作為標準的柵極填充材料選擇。然而，隨著MOS晶體管尺寸持續地微縮，傳統多晶硅柵極因硼穿透(boronpenetration)效應導致元件效能降低，及其難以避免的空乏效應(depletioneffect)等問題，使得等效的柵極介電層厚度增加、柵極電容值...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。