技術編號：10660396
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。DPLL被用來創建在相位和頻率兩方面都與參考信號同步的輸出信號。包括軟件實現的數控振蕩器(SDC0)的PLL環可被用來為硬件實現的受控振蕩器生成相位和頻率控制值，該硬件實現的受控振蕩器生成輸出時鐘信號。PLL環包括對參考信號的相位進行采樣的相位采樣器。SDC0為運行DPLL的系統時鐘的每一周期計算被鎖定到輸入參考信號的輸出時鐘信號的相位和頻率。SDC0在數控振蕩器(DC0)的軟件實現中被使用，其在靈活性、準確性、 穩定性和可靠性方面提供優勢。SDC0基本上...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。