一種鍺基硅鍺降場層ldmos器件結構的制作方法
【專利摘要】本發明公布了一種鍺基硅鍺降場層LDMOS器件結構，其結構依次為：一P型鍺溝道層；一N型摻雜的鍺漂移層；一重N型摻雜的鍺歐姆接觸層；一硅鍺與鍺間隔的生長層作為漂移層；一P型摻雜的硅鍺漂降場層；一深度達到P型鍺溝道層的柵槽結構；一在柵槽內形成的氧化介質層；一在柵槽內形成的柵金屬層；一在源漏區域形成的源漏金屬電極。
【專利說明】
一種鍺基硅鍺降場層LDMOS器件結構
技術領域
[0001 ]本發明屬于微電子領域，具體涉及一種鍺基半導體LDM0SFET器件結構。【背景技術】
[0002]基于硅基CMOS技術的集成電路發展迅速，硅基LDM0SFET器件在高頻高壓器件和集成電路領域的應用也逐步拓展。但是硅基LDM0SFET器件的射頻性能、耐壓能力仍需要進一步提升。目前隨著鍺半導體材料逐漸在硅基CMOS技術中的應用和外延技術的不斷發展，鍺基M0SFET器件特性取得了重大進展，如果將鍺半導體材料引入硅基LDM0SFET器件中，必然會對提高器件的射頻性能和耐壓能力有巨大幫助。采用鍺作為溝道材料，采用硅鍺作為漂移層的LDM0SFET器件比將給LDM0SFET器件帶來巨大的性能提升。
【發明內容】
[0003]本發明的目的在于提出一種應用硅鍺材料作為鍺基LDM0SFET器件降場層的器件結構，利用硅鍺與硅材料的能帶帶階來使得器件在漏柵之間的電勢分布發生變化。從而提高器件的擊穿電壓，并提高器件的射頻特性。
[0004]本發明提供了一種鍺基硅鍺降場層LDM0S器件結構，其結構依次為
[0005]— P型鍺溝道層；
[0006]— N型摻雜的鍺漂移層；
[0007]—重N型摻雜的鍺歐姆接觸層；
[0008]—硅鍺與鍺間隔的生長層作為漂移層；
[0009]一 P型摻雜的硅鍺漂降場層；
[0010]—深度達到P型鍺溝道層的柵槽結構；
[0011]—在柵槽內形成的氧化介質層；
[0012]一在柵槽內形成的柵金屬層；
[0013]—在源漏區域形成的源漏金屬電極。
[0014]根據本方案所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于LDM0SFET器件的漂移層采用硅鍺與鍺材料相互間隔生長的外延層材料。
[0015]根據本方案所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于LDM0SFET器件采用了 P型摻雜的硅鍺材料作為降場層。[〇〇16]根據本方案所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于N型摻雜的鍺漂移層厚度為20納米。
[0017]根據本方案所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于硅鍺降場層為30納米。[〇〇18]根據本方案所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于重N型摻雜的鍺歐姆接觸層的厚度為50納米，摻雜濃度為5X1018cm3。
[0019]有益效果
[0020]本發明采用硅鍺作為漂移層和降場層，采用凹柵槽結構，降低了器件制作過程中對外延材料的依賴性。制作的LDM0SFET器件，結構和工序簡單。便于制造。采用硅鍺雙層漂移層結構可以有效地增大電子的漂移速率，采用鍺半導體材料作為器件的溝道層，提高溝道遷移率，提尚器件的射頻特性的同時，提尚器件的耐壓能力。【附圖說明】
[0021]圖1本發明提出的一種鍺基硅鍺降場層LDM0S器件結構。具體實施例[〇〇22]下面結合圖1對本發明進行詳細說明。
[0023]本實施例提出的一種鍺基硅鍺降場層LDM0S器件結構，其結構依次為
[0024]一 P型鍺溝道層(101);[〇〇25] 一 N型摻雜的鍺漂移層(102);[〇〇26] 一重N型摻雜的鍺歐姆接觸層(103);[〇〇27] 一硅鍺與鍺間隔的生長層作為漂移層(102-2);[〇〇28] 一P型摻雜的硅鍺漂降場層(104);
[0029] —深度達到P型鍺溝道層的柵槽結構；[0〇3〇]—在柵槽內形成的氧化介質層(105);[0〇31] —在柵槽內形成的柵金屬層(106);[〇〇32] 一在源漏區域形成的源漏金屬電極(107)。[〇〇33] 在本實施例中，LDM0SFET器件的漂移層采用硅鍺(102-2)與鍺(102)材料相互間隔生長的外延層材料。[〇〇34]在本實施例中，LDM0SFET器件采用了P型摻雜的硅鍺材料作為降場層，摻雜濃度為 5X1017cm—3〇[〇〇35]在本實施例中，N型摻雜的鍺漂移層(102-2)厚度為20納米。[〇〇36]在本實施例中，硅鍺將場層(104)厚度為30納米。[〇〇37]在本實施例中，重N型摻雜的鍺歐姆接觸層(103)的厚度為50納米，摻雜濃度為5 X 1018cm-3。
【主權項】
1.一種鍺基硅鍺降場層LDMOS器件結構，其結構依次為 一 P型鍺溝道層；一 N型摻雜的鍺漂移層；一重N型摻雜的鍺歐姆接觸層；一硅鍺與鍺間隔的生長層作為漂移層；一 P型摻雜的硅鍺漂降場層；一深度達到P型鍺溝道層的柵槽結構；一在柵槽內形成的氧化介質層；一在柵槽內形成的柵金屬層；一在源漏區域形成的源漏金屬電極。2.根據權利要求1所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于LDM0SFET器 件的漂移層采用硅鍺與鍺材料相互間隔生長的外延層材料。3.根據權利要求1所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于LDM0SFET器 件采用了 P型摻雜的硅鍺材料作為降場層。4.根據權利要求1所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于N型摻雜的 鍺漂移層厚度為20納米。5.根據權利要求1所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于硅鍺降場層 為30納米。根據權利要求1所述的一種鍺基硅鍺降場層LDM0S器件結構，其特征在于重N型摻雜的 鍺歐姆接觸層的厚度為50納米，摻雜濃度為5X1018cm3。
【文檔編號】H01L29/78GK106057904SQ201610624781
【公開日】2016年10月26日
【申請日】2016年7月29日
【發明人】王勇, 王瑛, 丁超
【申請人】東莞華南設計創新院, 廣東工業大學