基于soc芯片內部12位ad的繼電保護裝置的制造方法

基于soc芯片內部12位ad的繼電保護裝置的制造方法
【專利摘要】針對傳統的繼電保護裝置成本高、采集精度不高、測量數據不全，測量電能精度低的問題，本發明提供一種基于SOC芯片內部12位AD的繼電保護裝置，其技術方案是：將電網頻率存儲至CPU模塊內，CPU模塊讀取頻率值，并控制AD模塊本周期采集數據的采集頻率與電網上一個周期的頻率一致，AD模塊中的ADC端口工作在多回路采集方式下。采用脈沖計數法累計電能，以時間10ms為統計周期，累計結果分成兩個整數存儲至RAM內，一個整數存儲脈沖數值，一個整數存儲整數電度。本發明簡化硬件電路，在有測量CT情況下，可提供有功功率、無功功率、視在功率、功率因素、四象限電能的測量值，且電能精度可達到0.5S級。
【專利說明】
基于SOC芯片內部12位AD的繼電保護裝置
技術領域
[0001]本發明涉及繼電保護裝置，尤其是一種基于S0C芯片內部12位AD的繼電保護裝置。
【背景技術】
[0002]目前繼電器保護行業常用設計:采用DSP+MCU結構模式，DSP芯片負責控制6通道 同步AD采樣，如有更多回路，采用2片或者3片同步AD級聯，實現多通道（12、18)的交流信號 采集;MCU負責顯示、控制、通訊、邏輯控制等。此技術成本高，硬件電路復雜，不能高速采樣。 配套的DSP芯片性能要求高，因為DSP采集一組數據芯片要中斷一次，這種限制不能采用高 速度數據采樣，行業內每周波一般是16點、32點、48點、最高也是達到每周波64點采樣。或者 采用MCU+FPGA(現場可編程門陣列）結構，FPGA控制AD采樣數據處理，以及外部數量采集， MCU負責顯示、控制、通訊、邏輯控制等。
[0003] 繼電保護裝置普遍算法，采用FFT數字信號處理技術，信號處理能很好濾除干擾， 提供動作可靠性，但是此算法對AD數據采集有苛刻要求，AD采集要根據電網頻率，及時更改 采樣數據，達到同步采樣技術。因為不同步采集，此FFT算法會影響測量精度。
[0004] 硬件同步方案采用跟頻電路，采用此技術保證電網信號同步，此方案成本高，硬件 電路復雜。
[0005]目前繼電器保護行業的測量計量功能： (1)、只配置保護CT，不配測量CT的情況下，計算方法只兼顧保護電壓、電流參數，無有 功功率、無功功率、視在功率、功率因素、四象限電能的測量等功能。
[0006] (2)、保護配置測量CT的情況下，好多保護廠家，只計算出測量功率，以及功率因 數，很少廠家計算出電能，就是有廠家計算出電能，由于計算方法算法偏差，電能累計過程 中，電能誤差遠達不到精度要求。所以大部分廠家做法，就是在硬件電路上加一電能芯片， 用于電能計量。此方案電能精度根據各廠家算法與電能芯片的性能可達到的精度等級也不 一致，均可達到0.5級。
[0007] 目前繼電器保護在無測量CT情況下，采用以上的做法的原因：由于保護CT要求電 流互感器在一次電流很大時，鐵芯也能飽合，能較好的按比例反應一次電流值，保證保護裝 置動作可靠，因此繼電器保護測量范圍也應該具備寬范圍測量，測量范圍比較寬，因此測量 精度不是很高。保護CT在正常電流下，測量范圍二次值為1~100A，范圍寬。不要求很高的準 確度，準確度一般為P級；如：5P、10P等。想獲得比較高測量精度都會配單獨測量CT，在正常 電流下保證較高的準確度，使測量準確，尤其是計量的電流互感器，要求精度更高，因為它 關系到電能計費的問題，很小一點的誤差反饋到一次側將導致很大的計量偏差，所以測量 一般用0.5、1.0級(0.5級一般是測量用，測量精度是0.5%)，計量用0.2級的電流互感器。
[0008] 當需全電量參數，需要在柜子上加 3個測量CT互感器，成本增加，但不一定能取得 電能測量值，除非選擇帶內部電能芯片的繼電保護裝置。
[0009] 傳統的繼電保護裝置大部分僅做保護功能，隨著電力技術與產品功能集成的趨勢 下，測量功能無法滿足客戶需求。
[0010] 當需要電能數據時，在計算過程中，計算結果一般都是以浮點數據表示，一般采用 IEEE754單精度浮點規范。這種浮點規范有天然不足，由于舍入、截斷等操作，會造成計算 誤差，尤其在計算累加計算，在計算過程中堆積和擴散。電能累計就是累加過程中，如果采 用粗暴浮點累加計算，計算出電能會出現不確定誤差，因為電能可以從0開始累加，也有可 能從幾萬度開始累加，這兩種累加結果誤差也不一樣，造成電能計算的誤差很大，精度很 低。
[0011] 總之，一種既能低成本采集到多組數據，同時又能夠精確計算電能的繼電保護裝 置亟待研發。

【發明內容】

[0012] 針對傳統的繼電保護裝置成本高、采集精度不高、測量數據不全，同時，無法測量 電能或測量電能精度低的問題，本發明提供一種基于S0C芯片內部12位AD的繼電保護裝置， 其具有硬件簡單，計算速度快，計算電能精度高等優點。
[0013] 所述的一種基于S0C芯片內部12位AD的繼電保護裝置，其技術方案是:所述的頻率 采樣模塊內部設置一個多路負反饋有源二階帶通濾波器濾除諧波，再連接比較器電路轉換 成數字信號后連接至CPU模塊內部的定時器捕獲接口，根據計時器時間，以計算電網頻率； 所述的CHJ模塊包括:定時器捕獲接口、計時器、AD模塊、DMA、RAM、計算模塊。
[0014] 所述的頻率采樣模塊采集電網頻率，并將電網頻率存儲至CPU模塊內；CPU模塊讀 取頻率值，且CPU模塊控制AD模塊本周期采集數據的采集頻率與電網上一個周期的頻率一 致，實現同步采樣。
[0015] 所述的信號采集模塊的輸出經模擬信號處理模塊接至CPU模塊，CPU模塊中的AD模 塊中的ADC端口工作在多回路采集方式下，用以實現過量采樣。
[0016] 所述的模擬信號處理模塊中設有放大器模塊，信號采集模塊的輸出電壓端經分壓 電阻分壓后串聯二階RC濾波電路后輸入放大器模塊后輸出穩定數據，并連接至CPU模塊中 的AD模塊;直流源串聯限流電阻后并聯于分壓電阻后端； 所述的放大器模塊中包括運算放大器，二階RC濾波電路的后端連接運算放大器的同相 輸入端，其反向輸入端連接輸出端;該運算放大器的輸出端并聯一階RC濾波電路后輸出穩 定數據。
[0017] 所述的CPU模塊讀取采集數據，并在計算模塊中對電能進行計算，采用脈沖計數法 累計電能，以時間10ms為統計周期，累計結果分成兩個整數存儲至CPU模塊中的RAM內，一個 整數存儲脈沖數值，一個整數存儲整數電度，用以提高精度。
[0018] 本發明的有益效果是：簡化硬件電路，降低產品開發難度，降低材料和生產成本， 提高硬件可靠性。在僅有保護CT的情況下，除電壓、電流值外，可提供有功功率、無功功率、 視在功率、功率因素、四象限電能的測量值，除電能精度不能達到0.5級外，其他測量值均可 保證精度。在有測量CT情況下，不需要專門的電能芯片，可提供有功功率、無功功率、視在功 率、功率因素、四象限電能的測量值，且電能精度可達到〇 . 5S級，基本滿足客戶內部考核使 用。
【附圖說明】
[0019] 圖1為本發明電路框圖。
[0020] 圖2為信號采集模塊數據示意圖。
[0021 ]圖3為計算模塊中計算過程示意圖。
[0022]圖4為信號采集模塊具體電路。
[0023]圖5為模擬信號處理模塊電路。
[0024]圖6為CPU模塊部分接線端子示意圖。
[0025]圖7為頻率采樣模塊電路。
[0026]圖8為AD模塊中AD轉換后輸出數字信號控制示意圖。
[0027] 圖9為AD模塊中三重ADC模式示意圖。
[0028] 其中，1.多路負反饋有源二階帶通濾波器;2.比較器電路;3.放大器模塊;4. 二階RC濾波電路;401.電壓端二階RC濾波電路;402.電流端二階RC濾波電路。
【具體實施方式】
[0029] 如圖1、2所示，對于硬件電路部分，涉及硬件電路結構簡單，成本低。
[0030] 所述的一種基于S0C芯片內部12位AD的繼電保護裝置，其技術方案是:所述的頻率 采樣模塊內部設置一個多路負反饋有源二階帶通濾波器1濾除諧波后再連接比較器電路2， 最后連接至CPU模塊內部的計時器捕獲接口，通過CPU模塊內部的計時器得出時間，以計算 電網頻率;多路負反饋有源二階帶通濾波器1是一個以中心頻率為50.3Hz的帶通濾波器，帶 寬31Hz。
[0031] 所述的頻率采樣模塊采集電網頻率，并將電網頻率存儲至CPU模塊內；CPU模塊控 制AD模塊本周期采集數據的采集頻率與電網上一個周期的頻率一致，實現同步采樣。
[0032]所述的CPU模塊包括:定時器捕獲接口、計時器、AD模塊、DMA、RAM、計算模塊。
[0033]所述的AD模塊中的ADC端口工作在多回路方式采集方式下，用以實現過量采樣。
[0034] 所述的頻率采樣模塊輸入端連接模擬信號處理模塊的輸出端，其內部設置一個多 路負反饋的有源二階帶通濾波器1后再連接比較器電路2后連接至CPU模塊內部的定時器捕 獲接口，通過CPU模塊內部計時器中的時間與上升沿或下降沿的個數確定電網頻率，并將該 頻率數據存儲在CPU模塊中的RAM中。
[0035] 其中，信號采集模塊的輸入端連接電網，用于采集電網信號，其輸出端連接模擬信 號處理模塊后連接CPU模塊中的AD模塊；AD模塊將信號采集模塊同步采集的數據發送至 DMA進而發送至RAM進行存儲;AD模塊的采集頻率為電網上一個周期的頻率。
[0036] 其中，模擬信號處理模塊中設有放大器模塊3,信號采集模塊的輸出電壓端經分壓 電阻分壓后串聯二階RC濾波電路4后輸入放大器模塊3后輸出穩定數據，并連接至CPU模塊 中的AD模塊，直流源串聯限流電阻后并聯于分壓電阻后端。
[0037]所述的模擬信號處理模塊中設有放大器模塊3,信號采集模塊的輸出電壓端經分 壓電阻分壓后串聯二階RC濾波電路4后輸入放大器模塊3后輸出穩定數據，并連接至CPU模 塊中的AD模塊;直流源串聯限流電阻后并聯于分壓電阻后端； 所述的放大器模塊3中包括運算放大器，二階RC濾波電路4的后端連接運算放大器的同 相輸入端，其反向輸入端連接輸出端;該運算放大器的輸出端并聯一階RC濾波電路后輸出 穩定數據。
[0038] 其中，CPU模塊周期的從RAM中讀取數據，并計算電能，并連接電能表述裝置表示電 能值。
[0039] 其中，信號采集模塊中采集端子連接電網，后通過高-低轉換及隔離模塊。
[0040] 同步采樣的原理:頻率采樣模塊采集模擬信號處理模塊的輸出端的電壓信號，并 在數據零點時將發出上升沿或下降沿的數字信號，將該數字信號輸入定時器捕獲接口；再 讀取計時器中的時間數據，得到電網的頻率并存儲;讀取以同樣方式獲得的上一周期的電 網頻率數據控制信號采集模塊的采集頻率，因為電網頻率變化慢，所以，以此方式得到同步 采樣的目的。
[0041] 同步過采樣原理:計算機程序中設置10ms讀取采樣周期;采用CPU內部AD采樣，CPU 內部有AD模塊共3路AD，設置多回路采集，高速采集的數據，通過CPU模塊的內部DMA緩存器， 直接把采集的數據輸入RAM中；因為AD模塊采集要根據電網頻率，及時更改采樣數據，所以 不能中斷采集等待當時的采樣頻率，所以選取上一信號周期的電網頻率。電網中頻率變化 不是特別快，根據上一個信號周期，確定下一個周期采樣間隔，依據此方法可達到信號采集 同步采樣。
[0042]具體實施例：以三相電中的A相采樣為例，由于三相交流電是由三個頻率相同、電 勢振幅相等、相位差互差120°角的交流電路組成的電力系統，所以，B相、C相的計算方式及 電路結構與A相相同。具體到本發明，信號采集模塊可以采集:UA，UB，UC，IA，IB，1C，10，U0等 多路數據，最多可達到15路。
[0043]具體的，信號采集模塊的電路為如圖4所示的電路，電壓采樣端UA從電網中采樣， UN為中性線端，通過連接PT，經LC濾波電路后輸出電壓端UA_0UT。
[0044]高-低轉換及隔離模塊:PT的型號是120V/7.07V。
[0045]電流采樣端IA從電網中采樣，IA'為中心線端，通過連接CT，經LC濾波電路后輸出 電流端IA_0UT。
[0046]高-低轉換及隔離模塊:CT的型號是100A/7.07V。
[0047]具體的，模擬信號處理模塊的電路，如圖5a所示，電壓部分:信號采集模塊中的輸 出電壓端UA_0UT經第三電阻R3、第九電阻R9連接直流源AIN_C0M，再串聯電壓端二階RC濾波 電路401(第五電阻R5與第三電容C3為一階，第六電阻R6與第四電容C4為一階）后輸入放大 器模塊3中的運算放大器同相輸入端，運算放大器的輸出端反饋到本身的反向輸入端，運算 放大器的輸出端連接一階RC濾波電路后輸出電壓信號，并連接至AD模塊中的AIN-JJA端。 [0048]由于，采用單端AD，而交流信號是正負信號，因此在交流信號上疊加一個直流源信 號，加入疊加直流源信號后，AD模塊能采集到完整交流信號。
[0049] 所述的直流源AIN_C0M為1.5V。
[0050]運算放大器的型號是:TLC2274。
[0051]具體的，如圖5b，模擬信號處理模塊中的電流處理電路是:信號采集模塊中的輸出 電流端IA_0UT經第十三電阻R13、第十九電阻R19連接直流源AIN_C0M，再串聯電流端二階RC 濾波電路402(第十五電阻R15與第十電容C10為一階，第十六電阻R16與第^^一電容C11為一 階)后輸入放大器模塊3中的運算放大器同相輸入端，運算放大器的輸出端反饋到本身的反 向輸入端，運算放大器的輸出端連接一階RC濾波電路后輸出AIN-_IA端。
[0052]所述運算放大器的型號是:TLC2274。
[0053] 所述的直流源AIN_C0M為1 ? 5V。
[0054]具體的，如圖7所示的頻率采樣模塊，所述的多路負反饋的有源二階帶通濾波器1 包括放大器I，其中，頻率采集輸入端串聯第五十一電阻R51、第三十七電容C37后連接在放 大器I的反相端;放大器I的同相端連接直流源;直流源串聯第五十二電阻R52后并聯至第五 十一電阻R51與第三十七電容C37之間；放大器I輸出端并聯兩路負反饋電路，分別為:輸出 端串聯第五十三電阻R53連接至反相端、輸出端串聯第三十六電容C36、第三十七電容C37連 接至反相端； 所述的比較器電路2包括比較器，其中，放大器I的輸出端串聯第六十一電阻R61后連接 比較器的反相端，比較器的同相端連接直流源；比較器的輸出端連接第五十四電阻R54連接 至反相端;比較器的輸出端再并聯限流電阻第六十電阻R60和濾波電容第四十一電容C41后 輸出采集頻率。
[0055] 放大器I的型號是:TLC2274，比較器的型號是:TL331。
[0056] CPU 模塊的型號是：STM32F429。
[0057] 如圖3所示，繼電保護裝置采集數據后存儲電能的方式是:CPU模塊獲得采集數據， 并在計算模塊中對電能進行計算，其具體方法是： 采用時間M為計算周期，通過AD同步過采樣環節，增加采樣數據，采集大量數據后，采用 平均值處理，利用基4時間FFT得出實部和虛部數據，進而得出功率、功率因數，算出基波電 壓、基波電流、正負序電壓電流，計算功率乘以時間，得到電能;所述的電能通過選取時間T 為周期對功率進行疊加，每一個周期CHJ模塊中斷一次，每次中斷，累計功率，疊加到一個設 定值后，累計一個脈沖，功率清零重新疊加，依此循環計算，統計計結果分成兩個整數存儲， 一個整數存儲脈沖數值，一個整數存儲整數電度;所述的時間M為10ms。
[0058] AD同步過采樣環節包括同步采樣環節及過量采樣環節： 其中，所述的過量采樣環節，設定AD模塊采樣為一個周期2048點，同時AD模塊利用多回 路方式采集，并將采集的數據通過DMA存入RAM中。
[0059]因為交流采集模塊采集的信號是周期交流信號，AD模塊采樣時間和周期務必成整 數倍數，采用基4 FFT算法，一個周期可以采樣64點、256點、1024、2048點。如果不成整數倍 數，在計算的時候會出現諧波泄露影響測量結果。
[0060]如圖9所示，所述的多回路方式采集是指:AD模塊中的ADC端口工作在三重ADC模式 下，通過交替觸發或同時觸發方式來啟動ADC端口的AD轉換功能，每一種啟動方式對應一種 數據，最多達到15路模擬量采集。多回路方式采集是目前一種常見的數據采集方式，廣泛應 用于現有技術中。
[0061]具體到本發明，在三相電中，本發明可以同時采集的數據共有14個，分別是：UA1， UB1，UC1，UA2，UB2，UC2，IA，IB，IC，CIA，CIB，CIC，I1，I2。
[0062]所述的ADC端口為AD模塊中具備AD轉換功能的數據傳輸端口。
[0063]如圖8所示，所述的AD模塊讀取電網中的數據，經過AD轉換，判斷電網情況，利用 CHJ模塊的輸出端口發送控制指令，控制執行機構。
[0064]原理說明：如圖6、7所示，頻率采樣模塊的頻率采集輸出端FREQ_HZ連接CPU模塊的 定時器捕獲接口，其原理是：電網信號過零點時會使頻率采樣輸出端FREQ_HZ輸出一個上升 沿/下降沿脈沖信號，頻率采樣輸出端FREQ_HZ電平信號連接定時器捕獲接口（CPU模塊的 37腳），然后CPU模塊通過內部計時器來計算電網頻率與周期。根據周期和計時器的時間得 到電網頻率。因電網中頻率變化不是特別快，可以根據上一個信號周期，確定下一個周期采 樣間隔，依據此方法可達到信號采集同步采樣。
[0065]所述的AD過量采樣環節:采用芯片內部12位AD模塊，精度比較低，為了提高采樣精 度，根據AD模塊采樣速率，AD數據存儲空間，CPU數據處理速度等綜合因數考慮采樣點數。本 申請采用一周期2048點采樣。電網頻率為50hz，采樣率102400 Hz/s。采用平均技巧，即對 模擬輸入多次采樣，取所有轉換結果的均值。此方法有助于消除模擬輸入上的噪聲或錯誤 轉換的影響。使用此方法時，采樣數為2的倍數。每個周期2048點數據，把這些數據相鄰8 個數據累加一個數據，累加后變成256個數據。
[0066] 所述的基4時間FFT算法，由于CPU模塊計算能力所限制，本發明算法采用基4時間 抽取FFT算法，綜合以上考慮，采用256點FFT采樣，而AD是2048點采樣，所以8個數據累加成 一個數據，參與計算。
[0067] 計算結果屬于頻率分量，能分解出各次諧波的分量的實數部分和虛數部分，用_& 戈表電壓和電流的各次諧波實部和虛部。根據以下公式計算出電壓、電流、有 功功率和無功功率。根據公式計算出功率。
所述的電能計算:采用脈沖模式校驗，優選的，設置1度電采用3200脈沖，將時間分成 lms模式，也就是每個脈沖電能是1125wh就累加一個脈沖，得到電能數據后，在電能表述裝 置上表現出來。
[0069]具體的，電能累加需要計算功率和時間，功率和時間相乘就是電能。時間計算，T= lms的時間模式，在CPU內部做一個lms中斷，每次中斷后，根據功率累計一次電能;統計結果 分成兩個整數存儲，一個整數存儲脈沖數值，一個整數存儲整數電度。比如360.6度，度計數 是:360;小數計數是1920( 1920/3200= 0.6)。采用這種分離方法計量能解決浮點累計誤差 因數，提高計量精度，能使精度達到〇. 5s。
【主權項】
1. 一種基于SOC芯片內部12位AD的繼電保護裝置，包括CPU模塊、頻率采樣模塊、信號采 集模塊，和模擬信號處理模塊，所述的CHJ模塊包括：定時器捕獲接口、計時器、AD模塊和 RAM，其特征是： 所述的頻率采樣模塊內部設置一個多路負反饋有源二階帶通濾波器（1)濾除諧波，再 連接比較器電路(2)轉換成數字信號后連接至定時器捕獲接口，并根據計時器時間，得到電 網頻率； 所述的頻率采樣模塊采集電網頻率，并將電網頻率存儲至CPU模塊內；CHJ模塊控制AD 模塊本周期采集數據的采集頻率與電網上一個周期的頻率一致，實現同步采樣； 所述的信號采集模塊的輸出經模擬信號處理模塊連接至AD模塊，AD模塊中的ADC端口 工作在多回路采集方式下，用以實現過量采樣； 所述的CPU模塊讀取采集數據，采用脈沖計數法累計電能，以時間10ms為統計周期，統 計結果分成兩個整數存儲至RAM內，一個整數存儲脈沖數值，一個整數存儲整數電度，用以 提高精度。2. 根據權利要求1所述的一種基于S0C芯片內部12位AD的繼電保護裝置，其特征是： 所述的多路負反饋的有源二階帶通濾波器（1)包括放大器I，其中，頻率采集輸入端串 聯第五十一電阻(R51)、第三十七電容(C37)后連接在放大器I的反相端;放大器I的同相端 連接直流源;直流源串聯第五十二電阻(R52)后并聯至第五十一電阻(R51)與第三十七電容 (C37)之間；放大器I輸出端并聯兩路負反饋電路，分別為:輸出端串聯第五十三電阻(R53) 連接至反相端、輸出端串聯第三十六電容(C36)、第三十七電容(C37)連接至反相端； 所述的比較器電路(2)包括比較器，其中，放大器I的輸出端串聯第六十一電阻(R61)后 連接比較器的反相端，比較器的同相端連接直流源；比較器的輸出端連接第五十四電阻 (R54)連接至反相端;比較器的輸出端再并聯限流電阻第六十電阻(R60)和濾波電容第四十 一電容(C41)后輸出采集頻率。3. 根據權利要求2所述的一種基于S0C芯片內部12位AD的繼電保護裝置，其特征是：所 述的直流源為1.5V。4. 根據權利要求1所述的一種基于S0C芯片內部12位AD的繼電保護裝置，其特征是：所 述的多路負反饋有源二階帶通濾波器（1)是一個以中心頻率為50.3Hz的帶通濾波器，帶寬 31Hz〇5. 根據權利要求1所述的一種基于SOC芯片內部12位AD的繼電保護裝置，其特征是：模 擬信號處理模塊中設有放大器模塊(3)和二階RC濾波電路(4)，信號采集模塊的輸出電壓端 經分壓電阻分壓后串聯二階RC濾波電路(4)后輸入放大器模塊(3)后輸出穩定數據，并連接 至的AD模塊;直流源串聯限流電阻后并聯于分壓電阻后端； 所述的放大器模塊(3)中包括運算放大器，二階RC濾波電路(4)的后端連接運算放大器 的同相輸入端，反向輸入端連接其輸出端;該運算放大器的輸出端并聯一階RC濾波電路后 輸出穩定數據。6. 根據權利要求5所述的一種基于S0C芯片內部12位AD的繼電保護裝置，其特征是：所 述運算放大器為TLC2274。7. 根據權利要求1所述的基于S0C芯片內部12位AD的繼電保護裝置，其特征是：所述的 信號采集模塊包括高-低轉換及隔離模塊，該模塊的前端連接采集端子后端連接L-C濾波電 路后，輸出采集信號。8. 根據權利要求7所述的基于SOC芯片內部12位AD的繼電保護裝置，其特征是：所述的 高-低轉換及隔離模塊在電壓側為PT-120V/7.07:電流側為CT-100A/7.07。9. 根據權利要求1所述的基于SOC芯片內部12位AD的繼電保護裝置，其特征是:CPU模塊 的型號是：STM32F429。10. 根據權利要求1所述的基于SOC芯片內部12位AD的繼電保護裝置，其特征是:所述的 脈沖計數法為:選取時間lms為周期對功率進行疊加，每一個周期CPU模塊中斷一次，每次中 斷，累計功率，疊加到1125wh時，累計一個脈沖，功率清零重新疊加，依此循環累計，達到 3200個脈沖id個單位電能。
【文檔編號】H02H3/00GK106053931SQ201610646118
【公開日】2016年10月26日
【申請日】2016年8月9日 公開號201610646118.0, CN 106053931 A, CN 106053931A, CN 201610646118, CN-A-106053931, CN106053931 A, CN106053931A, CN201610646118, CN201610646118.0
【發明人】王志偉, 李輝, 張文萍, 袁彩蝶, 劉家濤, 鄭文頂, 岳懷峰, 劉增輝
【申請人】河南森尼瑞電氣有限公司