一種具有埋層結構的槽柵型mos的制作方法
【專利摘要】本發明屬于功率半導體技術領域，特別涉及一種具有埋層結構的槽柵型MOS。相比傳統的槽柵型，本發明通過引入在示意圖的x方向和y方向具有不同深度的P型體區，使得槽柵的下方仍為P型區域，降低了該結構的柵漏電容(Cgd)和柵源電容(Cgs)的比值，在x方向的倒梯形P型體區還改善了槽柵拐角區域的峰值電場。通過在外延層區域加入適當的反型埋層區域，引入了橫向電場，有效地提高其耐壓能力，加入的埋層結構使得槽柵下方的N?外延層區域可以提高摻雜濃度，降低導通電阻。
【專利說明】
一種具有埋層結構的槽柵型MOS
技術領域
[0001]本發明屬于功率半導體技術領域，特別涉及一種具有埋層結構的槽柵型M0S。
【背景技術】
[0002]功率VDMOS器件通常可以分為平面柵型VDMOS和槽柵型VDMOS器件。其中槽柵型VDMOS器件的柵極位于硅片體內，在形成反型層溝道后，為載流子提供了一條低阻通道，進入漂移區后，電流在整個元胞橫截面擴展開，由于沒有JFET區域，槽柵型VDMOS和平面柵型VDMOS比較具有更小的導通電阻。但槽柵型VDMOS和平面柵型VDMOS相比，其可靠性會較差。主要因為當功率槽柵VDMOS在感性負載下開關工作時，其槽柵結構的尖銳邊角處會有電場尖峰產生而導致失效。
[0003]目前，槽柵型MOS通過引入浮空場板結構，體區深注入等方式提高了其耐壓和可靠性。美國專利US 7,279,743 B2提出了一種閉合元胞結構的槽柵型MOS，該結構通過體區的不同深度摻雜，降低了MOS結構的柵漏電容(Cgd)，改善了槽柵邊角處的峰值電場。然而，由于器件導通時，部分溝道區的電流流通路徑增長，使得其溝道電阻增加較明顯，器件的導通電阻也會提高。針對該問題，本專利引入了埋層結構，使得外延層的濃度設定可以提高，從而在改善器件整體的導通電阻的同時不會影響其耐壓和電容。
【發明內容】
[0004]為了更好的降低槽柵MOS拐角處的峰值電場，同時不會引起器件結構導通電阻的大幅度提升，本發明提出一種具有埋層結構的槽柵型M0S。
[0005]本發明的技術方案如下:
[0006]—種具有埋層結構的槽柵型M0S，包括從下至上依次層疊設置的漏極電極1、N型重摻雜單晶硅襯底2和N-外延層3;所述N-外延層3上層具有第一槽柵結構61、第二槽柵結構62和P型體區4;沿器件橫向方向，所述P型體區4的兩側為第一槽柵結構61，沿器件縱向方向，所述P型體區4的兩側為第二槽柵結構62，所述器件橫向方向和器件縱向方向位于同一水平面且相互垂直，所述第一槽柵結構61和第二槽柵結構62均由柵氧化層7及位于柵氧化層7中的柵電極構成，所述柵氧化層7與P型體區4接觸;所述P型體區4上層具有N+重摻雜區5，所述N+重摻雜區5為閉環結構，在器件的俯視圖中呈“口”字形，所述N+重摻雜區5的側面與柵氧化層7接觸;所述N+重摻雜區5的部分上表面及N+重摻雜區5之間的P型體區4上表面具有源極電極8;所述N-外延層3中具有多個P+重摻雜埋層結構9，沿器件橫向方向和器件縱向方向，所述P+重摻雜埋層結構9呈垂直交叉的網格狀分布，且P+重摻雜埋層結構9位于柵氧化層7與P型體區4接觸面的正下方;沿器件橫向方向和器件縱向方向，所述P型體區4的寬度從中部到下部逐漸縮小。
[0007]進一步的，所述P型體區4結深大于第一槽柵結構和第二槽柵結構的結深。
[0008]進一步的，所述P+重摻雜埋層結構9的摻雜濃度大于N-外延層3的摻雜濃度兩個數量級。
[0009]進一步的，所述P+重摻雜埋層結構9的切面形狀為橢圓形、圓形、長方形中的一種，其分布為網格狀分布和塊狀分布中的一種。
[0010]由于P+埋層結構9引入了橫向電場以改善耐壓，因此在保證耐壓的情況下，所述N-外延層3的摻雜濃度可以適當提高，以減弱由于P+埋層結構9限制了正向導通時的電流通道而可能引起的導通電阻增加。
【附圖說明】
[0011]圖1是本發明的一種具有埋層結構的槽柵型MOS三維立體示意圖；
[0012]圖2是本發明的一種具有埋層結構的槽柵型MOS的俯視圖；
[0013]圖3是本發明的一種具有埋層結構的槽柵型MOS正向導通時的電流路徑示意圖；
[0014]圖4是本發明的一種具有埋層結構的槽柵型MOS在反向耐壓時的耗盡線示意圖；
[0015]圖5是本發明的具有埋層結構的槽柵型MOS的另一種結構的三維示意圖；
[0016]圖6是本發明的具有埋層結構的槽柵型MOS的另一種結構的俯視圖；
[0017]圖7是本發明的具有埋層結構的槽柵型MOS的一種P型體區掩膜版示意圖；
[0018]圖8是本發明的具有埋層結構的槽柵型MOS的另一種P型體區掩膜版示意圖，(a)是低劑量低能量注入掩膜版，(b)是高劑量高能量注入掩膜版。
【具體實施方式】
[0019]下面結合附圖對本發明進行詳細描述
[0020]需要說明的是，如附圖中的坐標軸，本發明中與坐標軸相對應的描述為，器件橫向方向對應X軸方向，器件縱向方向對應y方向，器件垂直方向對應z方向。
[0021]如圖1所示，本發明的一種具有埋層結構的槽柵型M0S，包括從下至上依次層疊設置的漏極電極1、N型重摻雜單晶硅襯底2和N-外延層3;所述N-外延層3上層具有第一槽柵結構61、第二槽柵結構62和P型體區4;沿器件橫向方向，所述P型體區4的兩側為第一槽柵結構61，沿器件縱向方向，所述P型體區4的兩側為第二槽柵結構62，所述器件橫向方向和器件縱向方向位于同一水平面且相互垂直，所述第一槽柵結構61和第二槽柵結構62均由柵氧化層7及位于柵氧化層7中的柵電極構成，所述柵氧化層7與P型體區4接觸;所述P型體區4上層具有N+重摻雜區5，所述N+重摻雜區5為閉環結構，在器件的俯視圖中呈“口”字形，所述N+重摻雜區5的側面與柵氧化層7接觸;所述N+重摻雜區5的部分上表面及N+重摻雜區5之間的P型體區4上表面具有源極電極8;所述N-外延層3中具有多個P+重摻雜埋層結構9，沿器件橫向方向和器件縱向方向，所述P+重摻雜埋層結構9呈垂直交叉的網格狀分布，且P+重摻雜埋層結構9位于柵氧化層7與P型體區4接觸面的正下方;沿器件橫向方向和器件縱向方向，所述P型體區4的寬度從中部到下部逐漸縮小。
[0022]本發明的工作原理為:
[0023](I)器件的正向導通:
[0024]本發明所提供的一種具有閉合元胞結構的高可靠性的槽柵M0S，其正向導通時的電極連接方式為:源極電極8接低電位，漏極電極I接高電位，柵極6外加柵電壓。
[0025]當源極8相對于漏極I加零電壓，柵極6也未加電壓時，P型體區4和柵氧化層6交界處沒有形成反型層，無電流通道形成，因此此時沒有電流流過。
[0026]當漏極I相對于源極8加正電壓時，柵極6外加正電壓，P型體區4與柵氧化層7相接觸的表面區域形成耗盡層。當提高加在柵極6上的正電壓時，P型體區4與柵氧化層7相接觸的表面區域形成反型層，為載流子提供一條流動通道。如圖3所示，其中在X軸方向剖面上，所述P型體區4呈倒梯形，P型體區4與柵氧化層7相接觸形成的反型層載流子通道直接連通N+摻雜區5和N-外延層區3。在外加源漏電壓的作用下，反型層通道內部會有導通電流通過。
[0027]在y軸方向剖面上，由于僅在柵氧化層7和P型體區4相接觸的表面形成反型層，而在該剖面上P型體區4為等深度且位于槽柵6的下方，反型層通道不會直接連通N+摻雜區5和N-外延層區3。載流子將沿著所述網格狀槽柵6和柵氧化層7的表面反型層，在結構體內，順著所述槽柵結構(6-2)方向的通道流通，在P型體區4邊界處，連接N-外延層區3。由于正向導通時的電流路徑橫截面擴大，因此電流集中效應導致的熱效應降低，提高了器件的可靠性。
[0028](2)器件的反向阻斷:
[0029]本發明所提供的一種具有閉合元胞結構的高可靠性的槽柵M0S，其反向阻斷時的電極連接方式為:漏極電極I接高電位，源極電極8與柵極6短接，且接零電位。
[0030]當柵極6外加零偏壓時，電子的導電通路已經不存在，繼續增加反向電壓時，P型體區4下方的N-外延層區3將被進一步耗盡，耗盡層將向靠近漏極I 一側擴展以承受反向電壓。圖4為該結構在反向偏壓狀態時的耗盡線示意圖，與普通槽柵MOS對比，倒梯形狀的P型體區4的深度比槽柵6更大，使得槽柵結構6拐角處的電場線集中程度降低，從而降低拐角處的電場峰值。N-外延層3中的P+埋層結構9引入了橫向電場，也將提高器件的耐壓。
[0031]本發明結構可以用以下方法制備得到，工藝步驟為:
[0032 ] 1、單晶硅準備。采用N型重摻雜單晶硅襯底2，晶向為〈100>。
[0033]2、外延生長。采用氣相外延VPE等方法生長一定厚度和摻雜濃度的N-外延層3。
[0034]3、P+埋層注入。在整個硅片表面淀積一層Ium厚的光刻膠，用掩模版光刻出P+埋層9的圖形然后高能硼離子注入，注入角度可根據要求改變，通過調整注入能量和劑量改變摻雜濃度和結深。
[0035]4、P型體區注入。得到本發明中的倒梯形體區有兩種制作方法:第一種是通過設置掩膜板的形狀控制雜質離子的擴散，雜質擴散深度與掩膜版上孔的密度有關，密度越大，注入雜質濃度越高，擴散深度越大，使用第一種方式掩膜版的形狀具體如圖7所示。第二種是通過分步注入，先通過第一道掩膜版小范圍高劑量高能量注入，再通過第二道掩膜版大范圍低劑量注入，使用第二種方式掩膜版的形狀具體如圖8所示。
[0036]5、深槽刻蝕，制備柵結構。熱生長柵氧化層7，淀積多晶硅柵電極。
[0037]6、淀積柵電極6，表面平坦化。
[0038]7、注入N+重摻雜區5。
[0039]8、P型重摻雜注入。
[0040]9、正面金屬化源極。在整個器件表面濺射一層金屬鋁，形成金屬區8。
[0041 ] 10、背面減薄、金屬化，形成漏極I。
【主權項】
1.一種具有埋層結構的槽柵型MOS，包括從下至上依次層疊設置的漏極電極(1)、N型重摻雜單晶硅襯底(2)和N-外延層(3);所述N-外延層(3)上層具有第一槽柵結構(61)、第二槽柵結構(62)和P型體區(4);沿器件橫向方向，所述P型體區(4)的兩側為第一槽柵結構(61)，沿器件縱向方向，所述P型體區(4)的兩側為第二槽柵結構(62)，所述器件橫向方向和器件縱向方向位于同一水平面且相互垂直，所述第一槽柵結構(61)和第二槽柵結構(62)均由柵氧化層(7)及位于柵氧化層(7)中的柵電極構成，所述柵氧化層(7)與P型體區(4)接觸;所述P型體區(4)上層具有N+重摻雜區(5)，所述N+重摻雜區(5)為閉環結構，在器件的俯視圖中呈“口”字形，所述N+重摻雜區(5)的側面與柵氧化層(7)接觸;所述N+重摻雜區(5)的部分上表面及N+重摻雜區(5)之間的P型體區(4)上表面具有源極電極(8);所述N-外延層(3)中具有多個P+重摻雜埋層結構(9)，沿器件橫向方向和器件縱向方向，所述P+重摻雜埋層結構(9)呈垂直交叉的網格狀分布，且P+重摻雜埋層結構(9)位于柵氧化層(7)與P型體區(4)接觸面的正下方;沿器件橫向方向和器件縱向方向，沿器件垂直方向，所述P型體區(4)的寬度從中部到下部逐漸縮小。2.根據權利要求1所述的一種具有埋層結構的槽柵型M0S，其特征在于，所述P型體區(4)結深大于第一槽柵結構和第二槽柵結構的結深。3.根據權利要求2所述的一種具有埋層結構的槽柵型M0S，其特征在于，所述P+重摻雜埋層結構(9)的摻雜濃度大于N-外延層(3)的摻雜濃度兩個數量級。4.根據權利要求3所述的一種具有埋層結構的槽柵型M0S，其特征在于，所述P+重摻雜埋層結構(9)的切面形狀為橢圓形、圓形、長方形中的一種，其分布為網格狀分布和塊狀分布中的一種。
【文檔編號】H01L29/78GK105977302SQ201610532263
【公開日】2016年9月28日
【申請日】2016年7月6日
【發明人】李澤宏, 陳哲, 曹曉峰, 李爽, 陳文梅, 任敏
【申請人】電子科技大學