電容器的制造方法

電容器的制造方法
【專利摘要】本發明提供一種不易受到多孔金屬基材表面的雜質的影響，漏電流小，可靠性高的電容器。本發明的電容器具有：多孔金屬基材；第1緩沖層，其通過原子層沉積法形成于上述多孔金屬基材上；電介質層，其通過原子層沉積法形成于上述第1緩沖層上；和上部電極，其形成于上述電介質層上。
【專利說明】
電容器
技術領域
[0001]本發明涉及電容器及其制造方法。
【背景技術】
[0002]近年來，隨著電子設備的高密度安裝化，追求具有更高靜電電容的電容器。作為此種電容器，例如，在專利文獻I中公開了一種電容器，其在被蝕刻的金屬箔上具有保形且均一的電介質層，且在該電介質層上具有保形且均一的導電層。
[0003]在先技術文獻
[0004]專利文獻
[0005]專利文獻I:日本特表2008-507847號公報

【發明內容】

[0006]-發明要解決的課題_
[0007]鋁電解電容器在基材上作為電容器形成發現靜電電容的電介質膜。為了獲得高靜電電容，有時使用多孔金屬基材作為基材，但在多孔金屬基材的表面，存在因多孔金屬基材的制造方法引起的各種雜質，不具有如Si基板等平面基板的清凈表面。此外，即使欲洗凈該雜質，也由于多孔金屬基材的表面不平滑且形狀非常錯綜復雜，因此非常難以充分地去除雜質。
[0008]本發明人發現:在電容器的制作中必須以電介質層覆蓋多孔金屬基材的表面，但若基材的表面存在雜質，則因其影響，有可能產生漏電流增大的不良，而無法發揮作為電容器的功能。
[0009]如上述的專利文獻I所記載的電容器那樣，在直接通過電介質層被覆金屬基材的表面的情況下，受到此種雜質的影響，有漏電流增加等、電容器的性能/可靠性降低的可能性。尤其是在使用多孔金屬基材的情況下，該影響變得顯著。
[0010]本發明的目的在于，提供一種電容器，其不易受到多孔金屬基材表面的雜質的影響，漏電流小，可靠性高。
[0011]-解決課題的手段-
[0012]本發明人為了解決上述問題而積極研究，結果發現可提供一種電容器，其在多孔金屬基材上通過原子層沉積法(ALD法)形成緩沖層，接著，在該緩沖層上以ALD法形成電介質層，由此可降低存在于多孔金屬基材表面的雜質的影響，而具有優良特性。
[0013]根據本發明的第I主旨，提供一種電容器，具有:
[0014]多孔金屬基材；
[0015]第I緩沖層，其通過原子層沉積法形成于上述多孔金屬基材上；
[0016]電介質層，其通過原子層沉積法形成于上述第I緩沖層上;和
[0017]上部電極，其形成于上述電介質層上。
[0018]根據本發明的第2主旨，提供一種電容器的制造方法，其特征在于，包含:
[0019]在多孔金屬基材上通過原子層沉積法形成第I緩沖層的工序；
[0020]在上述第I緩沖層上通過原子層沉積法形成電介質層的工序;和
[0021]在上述電介質層上形成上部電極的工序。
[0022]-發明效果-
[0023]根據本發明，提供一種電容器，其在多孔金屬基材與電介質層之間設置緩沖層，并通過ALD法來形成該電介質層及緩沖層，由此不易受到多孔金屬基材表面的雜質的影響，漏電流小，可靠性高。
【附圖說明】
[0024]圖1是本發明的I個實施方式的電容器的概略剖面圖。
[0025]圖2(a)是圖1的電容器的高空隙率部的放大圖，圖2(b)是示意性表示高空隙率部的層構造的圖，圖2(c)是示意性表示另一方式的層構造的圖。
[0026]圖3-l(a)_(d)是表示圖1的電容器的制造工序的圖。
[0027]圖3-2(e)_(h)是接著圖3-1，表示圖1的電容器的制造工序的圖。
[0028]圖3-3(i)_(k)是接著圖3-2，表示圖1的電容器的制造工序的圖。
【具體實施方式】
[0029]以下，參照附圖來詳細說明本發明的電容器。但是，本實施方式的電容器及各構成要素的形狀及配置等并不限定于圖示的例子。
[0030]在圖1中表示本實施方式的電容器I的概略剖面圖(其中，未圖示第I緩沖層7、電介質層8及上部電極10)，在圖2(a)中表示電容器I的高空隙率部的放大圖，在圖2(b)中示意性表示高空隙率部的層構造(即，多孔金屬基材6、第I緩沖層7、電介質層8、上部電極10的層構造)。如圖1、圖2(a)及圖2(b)所示，本實施方式的電容器I具有大致長方體形狀，概略地，具有:多孔金屬基材6，其在中央部具有高空隙率部2，且在側面部具有低空隙率部4而形成;第I緩沖層7，其形成于多孔金屬基材6上；電介質層8，其形成于第I緩沖層7上;上部電極10，其形成于電介質層8上;布線電極12，其以與上部電極10電性連接的方式形成于這些構件上；和保護層14，其進一步形成于這些構件上。在多孔金屬基材6的側面，設置有第I端子電極16及第2端子電極18以使得其對置，第I端子電極16與多孔金屬基材6電連接，第2端子電極18經由布線電極12來與上部電極10電連接。
[0031]在本說明書中，所謂多孔金屬基材的“空隙率”，是指多孔金屬基材中空隙所占的比例。該空隙率可如下述那樣測定。
[0032]首先，將多孔金屬基材通過聚焦離子束(FIB:Focused 1n Beam)加工加工為60nm以下厚度的薄片。使用透過型電子顯微鏡(TEM:Transmiss1n Electron Microscope)拍攝該薄片試料的規定區域(5μπιΧ5μπι)。通過將所獲得的圖像進行圖像解析，求出多孔金屬基材的金屬存在的面積。接著，可根據下述等式計算空隙率。
[0033]空隙率=(測定面積-基材的金屬存在的面積)/測定面積
[0034]在本說明書中，所謂多孔金屬基材的“高空隙率部”，是指空隙率為25%以上的區域。
[0035]在本說明書中，所謂多孔金屬基材的“低空隙率部”，是指與高空隙率部相比，空隙率較低的部位，具體而言，是高空隙率部的70%以下的空隙率的區域。
[0036]在本說明書中，所謂多孔金屬基材的“側面”，是指相對于電容器的安裝面大致垂直的面。另外，在圖1-3中，下表面為電容器的安裝面。
[0037]作為構成上述多孔金屬基材的金屬，若為導電性則不被特別限定，例如例舉鋁、鉭、鎳、銅、鈦、鈮及鐵的金屬、以及不銹鋼、硬鋁等合金等。
[0038]優選的多孔金屬基材并不被特別限定，例舉例如鋁蝕刻箔、鉭粉燒結體、鎳粉燒結體、通過去合金化法合成的多孔金屬等。
[0039]上述多孔金屬基材可通過蝕刻、燒結、去合金化法等本領域中熟知的方法來制作。此外，多孔金屬基材也可使用市場銷售的多孔金屬基材。另外，多孔金屬基材可具有1nm以下的自然氧化膜或自然氫氧化膜。
[0040]多孔金屬基材的厚度并不被特別限定，可根據目的而適當選擇，可為例如10-1000μπι，較好為30-300μπι。另外，所謂多孔金屬基材的厚度，是指相對于電容器的安裝面垂直的方向的長度。
[0041]如圖1所示，多孔金屬基材6在其對置的一對側面部具有低空隙率部4，且在其之間具有高空隙率部2。
[0042]從增大表面積，進一步增大電容器電容的觀點出發，多孔金屬基材的高空隙率部的空隙率優選為30%以上，更優選為35%以上。此外，從確保機械性強度的觀點出發，優選為80%以下，更優選為65%以下。
[0043]多孔金屬基材的高空隙率部不被特別限定，但優選為具有30-10,000倍，更優選為50-5，000倍，例如300-600倍的擴面率。所謂擴面率，是指多孔金屬的表面積相對于投影面積的比率。
[0044]多孔金屬基材的低空隙率部有助于增強電容器的機械性強度。從提高機械性強度的觀點出發，低空隙率部的空隙率優選為高空隙率部的空隙率的60 %以下的空隙率，更優選為高空隙率部的空隙率的50 %以下的空隙率。例如，低空隙率部的空隙率優選為20 %以下，更優選為10%以下。此外，低空隙率部其空隙率也可為0%。
[0045]低空隙率部的寬度是(從與多孔金屬基材的側面共通的側面，直至對置于該面的面的長度;在圖1-3中為紙面左右方向的長度)3ym-lmm，優選為10-500μπι。通過將低空隙率部的寬度設為3μπι以上，優先為設為ΙΟμπι以上，可提高電容器的機械性強度。此外，通過將低空隙率部的寬度設為Imm以下，在同體積的多孔金屬構件中，能確保更大的高空隙率部，而可獲得高靜電電容。低空隙率部的厚度(相對于電容器的安裝面垂直的方向的長度)為了提高電容器的機械性強度，故期望設為多孔金屬基材厚度的50%以上，優選為與多孔金屬基材相同(即，多孔金屬基材的厚度整體)。
[0046]低空隙率部的形成方法若可獲得所期望的空隙率則不被特別限定，但優選為通過利用例如模具等進行的壓制而形成。壓制可以從多孔金屬基材的上下表面壓制以使得其夾著，也可僅從一面壓制。
[0047]此外，作為不同的方法，可對預先多孔化的多孔金屬基材，通過照射CO2激光、YAG激光、準分子激光、以及飛秒激光、皮秒激光及奈秒激光等全固體脈沖激光將孔堵塞，形成低空隙率部。從可更精細地控制低空隙率部的形狀及空隙率出發，優選為飛秒激光、皮秒激光及奈秒激光等全固體脈沖激光。
[0048]低空隙率部可如上述那樣通過填埋高空隙率部的細孔而形成，也可在在未多孔化的金屬基材形成細孔的過程中形成。例如，在通過蝕刻制作多孔金屬箔的情況下，通過在應形成低空隙率部的部位進行遮蔽后蝕刻，遮蔽部位成為非蝕刻層，而形成低空隙率部。此夕卜，在箔的中心部形成低空隙率部的情況下，通過在將細孔形成至箔的中心部之前停止蝕刻處理，中心部成為非蝕刻層，而形成低空隙率部。
[0049]通過組合上述壓制、激光加工、非蝕刻層的形成，可形成各種形狀的低空隙率部。
[0050]另外，本實施方式的電容器I在兩側面部具有低空隙率部，為了提高強度，期望設置該低空隙率部，但并非必須的要素。此外，在設置低空隙率部的情況下，其設置部位亦不被特別限定。
[0051]在電容器I中，在上述多孔金屬基材6上，形成有第I緩沖層7。
[0052]作為構成上述第I緩沖層的材料，若為導電性則不被特別限定，例舉M0xNy(M= T1、Al、Cr、Ga、W、Zr、Nb、Ta、Hf等，X彡0，y>0)所示的具有導電性的氮化物或氮氧化物；及Al、T1、Cr、Cu、W、N1、Zr、Ta等金屬。通過使用如上述的材料，可抑制雜質經由陰離子電洞擴散至電介質膜，而可獲得良好的絕緣特性。此外，可降低電容器的等價串聯電阻(ESR:Equivalent Series Resistance)。
[0053]在本發明的優選方式中，構成第I緩沖層的材料可為氮化物或氮氧化物。通過使用氮化物或氮氧化物，可提高層間的密著性，也可進而提高耐藥品性。
[0054]在本發明的其他優選方式中，構成第I緩沖層的材料可為金屬。通過使用金屬，一般可將緩沖層的電阻縮小至比氮化物、氮氧化物更小，從而能降低電容器的ESR。通過降低電容器的ESR，可提尚過濾特性，減少發熱，進而，提尚尚頻特性。
[0055]第I緩沖層可為I層也可為2層以上。在存在2層以上的第I緩沖層的情況下，各層可由相同的材料構成，也可由不同的材料構成。
[0056]第I緩沖層的厚度(在存在2層以上的情況下，為其合計)并不被特別限定，但優選為例如0.5-20nm，更優選為1.0_1 Onm。通過將第I緩沖層的厚度設為0.5nm以上，可更可靠地防止多孔金屬表面的雜質擴散至電介質層。通過將第I緩沖層的厚度設為20nm以下，可抑制因通過第I緩沖層填埋電洞而引起的多孔金屬基材表面積的減少，此外，可抑制ESR的增加。
[0057]在電容器I中，在上述第I緩沖層7上，形成有電介質層8。
[0058]形成上述電介質層的材料若為絕緣性則不被特別限定，可例舉AlOx(例如Al2O3)、S1x(例如S12)、AlT1x、SiT1x、HfOx、TaOx、ZrOx、HfS1x、ZrS1x、TiZrOx、TiZrWOx、T1x、SrTi0x、PbTi0x、BaTi0x、BaSrTi0x、BaCaTi0x、SiA10x 等金屬氧化物;AlNx、SiNx、AlScNx 等金屬氮化物；或AlOxNy、S1xNy、Hf S1xNy、SiCx0yNz等金屬氮氧化物，較好為A10x、Si0x、S1xNy、HfS1x。另外，上述式單純表現材料的構成者，并不限定組成者。也就是說，標注在O及N的X、y及z可為任意的值，包含金屬元素的各元素的存在比率任意。
[0059]電介質層的厚度并不被特別限定，但優選為例如5-100nm，更優選為10-50nm。通過將電介質層的厚度設為5nm以上，可提高絕緣性，能減小漏電流。此外，通過將電介質層的厚度設為10nm以下，可獲得更大的靜電電容。
[0060]上述第I緩沖層及電介質層通過ALD法形成。由于ALD法通過包含原料原子的反應氣體使原子層逐層沉積而形成膜，因此即使為多孔金屬基材的細孔深處的細微區域，也可非常均質地形成細密的膜。通過利用ALD法直至多孔金屬構件的細孔的細部形成均質細密的第I緩沖層，且在其上形成電介質層，可抑制多孔金屬基材上的雜質擴散至電介質層，進而可獲得密著性高，且非常薄的層。此外，由于通過ALD法形成的電介質層非常薄且均質細密，故可設為漏電流小且高絕緣性的膜。因此，可獲得特性非常穩定、短路率低、高電容的電容器。另外，由于通過ALD法形成的膜主要為非晶質，故其組成不限定于化學計量比，可以各種組成比率構成。
[0061]在電容器I中，在上述電介質層8上，形成有上部電極10。
[0062]構成上述上部電極的材料若為導電性則不被特別限定，例舉N1、Cu、Al、W、T1、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta及其等的合金層，例如CuN1、AuN1、AuSn以及TiN、TiAlN、Ti0N、TiA10N、TaN等金屬氧化物、金屬氮氧化物等，優選為TiN、T1N。
[0063 ]上部電極的厚度并不被特別限定，但優選為例如3nm以上，更優選為I Onm以上。通過將上部電極的厚度設為3nm以上，可縮小上部電極自身的電阻。
[0064]上部電極可通過ALD法形成。通過使用ALD法，可進一步增大電容器的電容。作為不同的方法，可以能被覆電介質層且實質上填埋多孔金屬基材的細孔的化學蒸鍍(CVD:Chemical Vapor Deposit1n)法、金屬涂敷、偏置派射、Sol-Gel、導電性高分子填充等方法形成上部電極。優選為在電介質層上通過ALD法形成導電性膜，從其上通過其他技術，以導電性物質、優選為電性電阻更小的物質填充細孔而形成上部電極。通過設為此種構成，可有效地獲得更高電容密度及更低ESR。
[0065]另外，形成上部電極后，在上部電極不具有作為電容器電極的充分的導電性的情況下，可以濺射法、蒸鍍、金屬涂敷等方法，在上部電極的表面追加形成包含Al、Cu、Ni等的引出電極層。
[0066]在本發明的優選方式中，如圖2(c)所示，在電介質層8上，通過ALD法形成第2緩沖層9，接著，可在其上形成上部電極10。通過在電介質層與上部電極之間設置第2緩沖層，可獲得防止電介質層與上部電極間的相互擴散、減少無感層(電介質層中，作為電介質實質上不發揮功能的部分)的厚度、提高密著性及提高電介質層的耐濕性的效果。進而，在形成上部電極時可減輕電介質層受到的壓力。
[0067]作為構成上述第2緩沖層的材料，例舉與上述第I緩沖層相同的材料。另外，構成第2緩沖層的材料可與第I緩沖層相同也可不同。
[0068]與上述第I緩沖層的情形相同，通過使用氮化物或氮氧化物作為構成第2緩沖層的材料，可提高層間的密著性，進而也可提高耐藥品性。此外，通過使用金屬，可縮小緩沖層的電阻，能降低作為電容器的ESR。
[0069]第2緩沖層可為I層也可為2層以上。在存在2層以上的第2緩沖層的情況下，各層可由相同材料構成，也可由不同材料構成。
[0070]第2緩沖層的厚度(存在2層以上的情況下，為其合計)并不被特別限定，但優選為例如0.5-20nm，更優選為I.0-10nm。通過將第2緩沖層的厚度設為0.5nm以上，可更可靠地防止電介質層與上部電極間的相互擴散。此外，通過將第2緩沖層的厚度設為20nm以下，可抑制因通過第2緩沖層填埋電洞而引起的多孔金屬基材表面積的減少，此外，可抑制ESR的增加。
[0071]在電容器I中，在上部電極10上，形成有布線電極12。
[0072]構成布線電極的材料并不被特別限定，例如例舉Al、Cu、N1、Sn、Ag、Au等金屬及合金、金屬間化合物等。布線電極的形成方法不被特別限定，可使用例如CVD法、金屬涂敷、濺射、導電性漿料的烙印等。
[0073]在電容器I中，在存在該等第I緩沖層7、電介質層8、上部電極10、及布線電極12的情況下，形成有第2緩沖層9的多孔金屬基材由保護層14保護。
[0074]優選為保護層14形成為除了與端子電極的連接部分以外，覆蓋上述多孔金屬基材整體。通過保護層，可進一步提高電容器的耐濕性、絕緣性、機械性強度。
[0075]構成保護層的材料若為絕緣性則不被特別限定，例如可使用與形成上述電介質層的材料相同的材料，較好為5丨隊、3;[(^、4111(^、41(^，更優選為3;[(^、或聚環氧、聚酰亞胺等樹脂涂層、玻璃涂層等。
[0076]保護層的厚度若為可發揮所期望的功能、例如耐濕性或絕緣性的厚度，則不被特別限定，例如0.5μηι-50μηι，優選為 1μηι-20μηι。
[0077]保護層的形成方法不被特別限定，可根據其材料適當選擇例如CVD法、金屬涂敷、濺射、壓制、網版印刷、分配器、樹脂薄膜的層壓等。
[0078]電容器I在側面具有一對對置的第I端子電極16及第2端子電極18。
[0079]第I端子電極16與多孔金屬基材6電連接，第2端子電極18與上部電極10電連接，第I端子電極與第2端子電極被設置為在電容器內電絕緣。
[0080]構成第I端子電極及第2端子電極(以下，也總稱為“端子電極”)的材料若為導電性則不被特別限定，例如可使用Cu、N1、Sn、Au、Ag、Pb等金屬、及其等的合金。
[0081]端子電極的厚度不被特別限定，可為1_50μπι，優選為1_20μπι。
[0082]端子電極的形成方法不被特別限定，例如可通過金屬涂敷形成，或涂敷導電性漿料進行烙印而形成。
[0083]此種電容器由于在多孔金屬基材與電介質層之間通過ALD法來形成第I緩沖層，因此可防止多孔金屬基材上的雜質擴散至電介質層及多孔金屬基材與電介質層間的相互擴散，可降低無感層的厚度。此外，由于通過ALD法使第I緩沖層非常均質，因此從多孔金屬基板的表層附近直至細孔的深處，可完全被覆多孔金屬表面，而可有效地防止雜質及相互擴散。由于如上述那樣本發明的電容器可防止多孔金屬基材上的雜質的擴散，因此通常即使為不適合電容器用途的雜質濃度較高的多孔金屬基材，也可作為電容器用途使用。此外，在優選的方式中，由于進而在電介質層與上部電極之間通過ALD法來形成第2緩沖層，因此可防止電介質層與上部電極間的相互擴散，可降低無感層的厚度，可提高層間的密著性。
[0084]本發明的電容器可通過包含以下工序的方法來制造:
[0085]在多孔金屬基材上通過原子層沉積法形成第I緩沖層；
[0086]在上述第I緩沖層上通過原子層沉積法形成電介質層;和
[0087]在上述電介質層上形成上部電極。
[0088]以下，具體地說明上述本實施方式的電容器I的制造過程。另外，在下述中，圖3-1、圖3-2及圖3-3總稱為圖3。
[0089]如圖3(a)所示，首先，準備多孔金屬基材6。如上述那樣，多孔金屬基材可通過蝕亥IJ、燒結、去合金化法等本領域熟知的方法來制作。此外，多孔金屬基材也可使用市場銷售的多孔金屬基材。
[0090]接著，如圖3(b)所示，在多孔金屬基材6形成低空隙率部4。低空隙率部在I個多孔金屬基材，以對應于所期望的電容器大小的間隔形成多個。也就是說，從該多孔金屬基材形成多個組件。低空隙率部如上述那樣，可通過利用例如模具等進行的壓制、CO2激光、YAG激光、準分子激光、及飛秒激光、皮秒激光及奈秒激光等全固體脈沖激光形成。
[0091]接著，如圖3(c)所示，沿著虛線20，在低空隙率部(優選為大致中央部)切斷多孔金屬基材。然而，在該時刻，不將多孔金屬基材完全切斷為組件單位，而維持一側面與鄰接的組件結合的狀態。
[0092]多孔金屬基材的切斷方法并不被特別限定，可通過例如利用激光進行的切斷、利用模具進行的模切加工、以切割機、超硬刀片、切條機、品尼高刀片進行的截斷等的單獨及組合切斷。
[0093]在本發明的電容器的制造中，如上述那樣，包含切斷多孔金屬基材的工序。一般地，多孔部位的存在成為該切斷時產生毛刺及/或切斷面向切斷方向延伸/變形等壓陷的原因。然而，在本發明的電容器的制造方法中，由于切斷部為低空隙率部，因此可抑制此種毛刺的產生。
[0094]接著，如圖3(d)所示，在多孔金屬基材6的表面上(在圖示的例子中，在多孔金屬基板的露出面整體)，通過ALD法來形成第I緩沖層7，接著，在第I緩沖層7上，通過ALD法來形成電介質層8。另外，在圖3中，為了簡單起見，表示為第I緩沖層7與電介質層8是I層，但實際上，具有在第I緩沖層7上形成有電介質層8的層構造。
[0095]接著，如圖3(e)所示，在形成有電介質層8的多孔金屬基材的一部分，具體而言在此后形成第I端子電極16的部位，形成掩模22。
[0096]構成掩模的材料并不被特別限定，例如例舉環氧樹脂、聚酰亞胺、聚硅氧樹脂等。
[0097]掩模的形成方法并不被特別限定，例如例舉網版印刷、分配器、浸涂、噴墨、噴霧等。
[0098]接著，如圖3(f)所示，在電介質層8上形成上部電極10。在圖示的例子中，如圖2(b)例示那樣，形成成為上部電極的導電性物質層以使得覆蓋組件整體，上部電極兼作布線電極12。
[0099 ] 上部電極可以通過ALD法、CVD法、金屬涂敷、偏置濺射、So 1-Ge 1、導電性高分子填充等方法來形成。此外，該等方法可組合使用。例如，可在電介質層上通過ALD法形成導電性膜，從其上通過其他方法填充細孔而形成上部電極。
[0100]在優選的方式中，可在電介質層8上，通過ALD法形成第2緩沖層，接著，在第2緩沖層上，形成上部電極10。
[0101]接著，如圖3(g)所示，在形成有掩模的低空隙率部(優選為大致中央部)切斷多孔金屬基材，分割為各組件單位。切斷方法可使用與上述圖3(c)的切斷相同的方法。
[0102]接著，如圖3(h)所示，去除掩模。掩模的去除可根據構成掩模的材料等通過適當的方法進行，例如可通過洗凈或熱處理去除。
[0103]接著，如圖3(i)所示，形成保護層14以使得覆蓋組件整體。如上述那樣，保護層可通過例如CVD法、金屬涂敷、濺射、壓制、印刷等形成。
[0104]接著，如圖3(j)所示，蝕刻保護層的一部分、具體而言形成端子電極的部位，使多孔金屬基材6(圖中左側面)及上部電極10(圖中右側面)露出。
[0105]最后，如圖3(k)所示，形成第I端子電極16及第2端子電極18。第I端子電極16形成為與多孔金屬基材6電連接，且與上部電極10電隔開。第2端子電極18形成為與上部電極1電連接，且與多孔金屬基材6電隔開。端子電極如上述那樣，可通過金屬涂敷形成，此外，也可通過涂敷導電性漿料且進行烙印，或使其硬化而形成。
[0106]以上，將本發明的電容器及其制造方法，就上述實施方式的電容器I進行說明，但本發明并非限定于此，可有各種改變。
[0107][實施例]
[0108](實施例1)
[0109]作為多孔金屬基材，準備厚度ΙΙΟμπι、擴面率約400倍的市場銷售的鋁電解電容器用鋁蝕刻箔(圖3(a))。將該鋁蝕刻箔自箔的上下壓制，形成低空隙率部(圖3(b))。
[0110]在如上述那樣形成的低空隙率部內，通過激光切斷成為電容器的一側面的部分(圖3(c))。切斷后，將箔截斷為規定的尺寸，通過ALD法，形成由厚度3nm的T1N構成的第I緩沖層，然后，通過ALD法，以300°C形成30nm的A10x(x為1.2以上)的電介質層(圖3(d))。
[0111]接著，對上述中未切斷的低空隙率部的上部及下部施加掩模(圖3(e)，在上述中形成的電介質層上，通過ALD法形成成為上部電極的厚度30nm的TiN的膜，接著，以Ni填充細孔而形成布線電極(圖3(f))。
[0112]接著，截斷以掩模被覆的低空隙率部(圖3(g))。接著，以高溫熱處理，去除掩模(圖3(h))0
[0113]接著，通過CVD法來形成S12保護層，以使得用平均2μπι的厚度覆蓋芯片整面(圖3
(i))。接著，將組件兩端的保護層以氟氣體蝕刻(圖3(j))，此處，金屬涂敷形成厚度5μπι的Ni的端子電極，并在其上金屬涂敷形成3μπι的Sn(圖3(k))。如此，制作如圖2(b)所示的膜構造，也就是說，在多孔金屬基材(鋁蝕刻箔)上依次形成有第I緩沖層(T1N)、電介質層(AlOx)、上部電極層(TiN)的芯片形狀的電容器(長度(L)=約1.6mm，寬度(W) =約0.8mm，厚度(T) =約0.15mm)。該電容器的靜電電容約lyF。
[0114](實施例2)
[0115]除了將多孔金屬基板、第I緩沖層、電介質層及上部電極設為下述的構成以外，可與實施例1相同，制作圖2(b)所示的膜構造，即在多孔金屬基材(Ta多孔燒結體)上依次形成有第I緩沖層(Ni)、電介質層(SiNx)、上部電極(Ni)的芯片形狀的電容器(長度(L) =約3.2mm，寬度(W) = 1.6mm，厚度(T)=約0.5mm)。
[0116]多孔金屬基板:擴面率約500倍的Ta多孔燒結基板
[0117]第I緩沖層:通過ALD法形成的I Onm的Ni膜
[0118]電介質層:以250°C通過ALD法形成的1nm的SiNx(x為1.0以上)膜[0?19 ] 上部電極:通過ALD法形成的50nm的Ni層
[0120](實施例3)
[0121]除了將多孔金屬基板、第I緩沖層、電介質層及上部電極設為下述的構成，進而在電介質層上通過ALD法形成第2緩沖層，在其上形成上部電極以外，與實施例1同樣地，制作如圖2(c)所示的膜構造，即在多孔金屬基材(鋁蝕刻箔)上依次形成有第I緩沖層(T1N)、電介質層(AlOxNy)、第2緩沖層(T1N)、上部電極(Cu)的芯片形狀的電容器(長度(L) = 1.6mm，寬度(W) = 0.8mm，厚度(T) = 0.2mm)。
[0122]多孔金屬基板:厚度120μπι、擴面率約60倍的鋁電解電容器用鋁蝕刻箔
[0123]第I緩沖層:通過ALD法形成的I nm的T 1N膜
[0124]電介質層:以350°C通過ALD法形成的150nm的AlOxNyU為0.5以上，y為0.1以上)膜
[0125]第2緩沖層:通過ALD法形成的3nm的T1N膜
[0126]上部電極:通過無電解鍍敷法將Cu填充在細孔而形成的Cu層
[0127](實施例4)
[0128]除了將多孔金屬基板、第I緩沖層、電介質層、第2緩沖層及上部電極設為下述的構成以外，與實施例3相同，制作如圖2(c)所示的膜構造，即在多孔金屬基材(招蝕刻箔)上依次形成有第I緩沖層(Ni)、電介質層(S1x)、第2緩沖層(Ni)、及上部電極(Ni)的芯片形狀的電容器(長度(L) = I.0_，寬度(W)=0.5_，厚度(T)=0.15_)。
[0129]多孔金屬基板:市場銷售的擴面率約150倍的Ta多孔燒結體
[0130]第I緩沖層:通過ALD法形成的I Onm的Ni膜
[0131]電介質層:以200°C通過ALD法形成的50nm的S1x(x為1.5以上)膜
[0132]第2緩沖層:通過ALD法形成的30nm的Ni膜
[0133]上部電極:通過無電解鍍敷法將Ni填充在細孔而形成的Ni層
[0134](比較例I)
[0135]將鋁蝕刻箔陽極氧化，在鋁蝕刻箔上形成作為電介質層的陽極氧化膜，上部電極形成以后的工序與實施例1相同，制作比較例I的電容器。比較例I的電容器在鋁蝕刻箔表面具有陽極氧化膜作為電介質層，在其上具有上部電極，不具有第I緩沖層。
[0136](比較例2)
[0137]除了在鋁蝕刻箔上不形成第I緩沖層，而直接通過ALD法形成AlOx層(電介質層)以夕卜，與實施例1相同，制作比較例2的電容器。
[0138](比較例3)
[0139]除了代替第I緩沖層而將鋁蝕刻箔陽極氧化，在鋁蝕刻箔上形成陽極氧化膜，并在其上通過ALD法形成AlOx層作為電介質層以外，與實施例1相同，制作比較例3的電容器。比較例3的電容器在鋁蝕刻箔表面具有陽極氧化膜，在其上具有AlOx層(電介質層)，不具有第I緩沖層。
[0140](比較例4)
[0141]除了通過CVD法形成第I緩沖層以外，與實施例1相同，制作比較例4的電容器。
[0142](比較例5)
[0143]除了通過CVD法形成電介質層以外，與實施例1相同，制作比較例5的電容器。
[0144](試驗例)
[0145]測定對實施例1-4及比較例1-5中制作的電容器在室溫以120秒施加5V的直流電壓時的漏電流。其結果，實施例1-4的電容器全部為0.1mA以下的漏電流，相對于此，比較例1-5的電容器全部為1mA以上的漏電流。
[0146]根據以上的結果，可確認設置有第I緩沖層的實施例1及2、設置有第I緩沖層及第2緩沖層的實施例3、4與不具有第I緩沖層的比較例1-3、通過CVD法形成有第I緩沖層的比較例4、及通過CVD法形成有電介質層的比較例5相比，可以一位數以上的程度抑制漏電流。可認為其原因是通過設置第I緩沖層，可防止多孔金屬表面的雜質擴散至電介質層。
[0147]產業上的可利用性
[0148]本發明的電容器由于非常穩定且可靠性高，因此可較好地使用于各種電子設備。
[0149]-符號說明-
[0150]I電容器
[0151]2高空隙率部
[0152]4低空隙率部
[0153]6多孔金屬基材
[0154]7第I緩沖層
[0155]8電介質層
[0156]9第2緩沖層
[0157]10上部電極
[0158]12布線電極
[0159]14保護層
[0160]16第I端子電極
[0161]18第2端子電極
[0162]20切斷部位
[0163]22掩模
【主權項】
1.一種電容器，其特征在于，具有:多孔金屬基材；第I緩沖層，其通過原子層沉積法形成于上述多孔金屬基材上；電介質層，其通過原子層沉積法形成于上述第I緩沖層上;和上部電極，其形成于上述電介質層上。2.根據權利要求1所述的電容器，其特征在于，進一步具有第2緩沖層，其通過原子層沉積法形成于電介質層與上部電極之間。3.根據權利要求1或2所述的電容器，其特征在于，第I緩沖層及/或第2緩沖層由金屬氮化物或氮氧化物構成。4.根據權利要求1或2所述的電容器，其特征在于，第I緩沖層及/或第2緩沖層由金屬構成。5.一種電容器的制造方法，其特征在于，包含:在多孔金屬基材上通過原子層沉積法形成第I緩沖層的工序；在上述第I緩沖層上通過原子層沉積法形成電介質層的工序;和在上述電介質層上形成上部電極的工序。6.一種電容器的制造方法，其特征在于，包含:在多孔金屬基材上通過原子層沉積法形成第I緩沖層的工序；在上述第I緩沖層上通過原子層沉積法形成電介質層的工序；在上述電介質層上通過原子層沉積法形成第2緩沖層的工序;和在上述第2緩沖層上形成上部電極的工序。
【文檔編號】H01G4/08GK105960691SQ201580006908
【公開日】2016年9月21日
【申請日】2015年1月9日
【發明人】佐伯洋昌, 井上德之, 荒川建夫, 巖地直樹
【申請人】株式會社村田制作所