時鐘發生電路的制作方法
【專利摘要】一種時鐘發生電路，包括：時鐘發生單元，適用于產生第一時鐘、具有與第一時鐘相反的相位的第一反相時鐘、具有與第一時鐘不同的相位的第二時鐘以及具有與第二時鐘相反的相位的第二反相時鐘；以及重置控制單元，適用于比較第一時鐘的相位與第二時鐘的相位，并且當第二時鐘領先第一時鐘時，控制時鐘發生單元以禁用第二時鐘和第二反相時鐘一段時間，然后使能第二時鐘和第二反相時鐘。
【專利說明】時鐘發生電路
[0001]相關申請交叉引用
[0002]本申請要求于2015年3月9日提交的第10-2015-0032591號韓國專利申請的優先權，該韓國專利申請的全部內容通過引用合并于此。
技術領域
[0003]本發明的示例性實施例涉及一種時鐘發生電路。
【背景技術】
[0004]隨著集成電路的操作速度增加，時鐘功耗和速度瓶頸變成嚴重問題。為了解決此類問題，集成電路以低時鐘速度操作，并且僅I/O電路以高速度操作。此外，集成電路使用具有多個相位的多個內部時鐘。
[0005]例如，從外部時鐘產生四個內部時鐘，每個內部時鐘具有90°的相位差。在I/O操作速度仍然高的同時，使用四個內部時鐘進行以低速操作的內部操作來減輕內部操作速度問題。在內部電路的輸入和輸出時，通過四個內部時鐘的序列化來進行I/O操作。
[0006]可以通過產生具有0°和90°相位的兩個內部時鐘以及產生具有180°和270°相位的兩個內部時鐘(其是前面兩個內部時鐘的反相版本)來形成具有多個相位的內部時鐘。S卩，產生具有0°和180°相位的一對內部時鐘，以及產生具有90°和270°相位的另一對內部時鐘。內部時鐘之間的相位關系應該被一直維持。
[0007]圖1是示出用于產生具有四個不同相位的內部時鐘CKl至CK4的時鐘發生電路。在圖1中，內部時鐘CKl至CK4之中的每個相位差是90°。
[0008]參照圖1，時鐘發生電路可以包括D觸發器DFFl和DFF2以及反相器Il和12。
[0009]第一 D觸發器DFFl可以在參考時鐘CK的上升邊緣處將輸入節點D的值輸出到輸出節點Q。當重置信號RSTB被使能時，第一 D觸發器DFFl可以低禁用輸出節點Q的信號。第一 D觸發器DFFl的輸出信號可以被反相器Il反相，并被輸入到第一 D觸發器DFFl的輸入節點D。在這種情況下，從第一 D觸發器DFFl的輸出節點Q輸出的時鐘可以是具有0°相位的第一時鐘CK1，而輸入到第一 D觸發器DFFl的輸入節點D的時鐘可以是具有180°相位的第三時鐘CK3。
[0010]第二D觸發器DFF2可以在參考反相時鐘CKB的上升邊緣處將輸入節點D的值輸出到輸出節點Q。參考反相時鐘CKB可以具有與時鐘CK相反的相位。當參考重置信號RSTB被使能時，第二 D觸發器DFF2可以低禁用輸出節點Q的信號。輸出到第二 D觸發器DFF2的輸出節點Q的信號可以由反相器12反相，并輸入到第二 D觸發器DFF2的輸入節點D。在這種情況下，從第二 D觸發器DFF2的輸出節點Q輸出的時鐘可以是具有90°相位的第二時鐘CK2，而輸入到輸入節點D的時鐘可以是具有270°相位的第四時鐘CK4。
[0011]為了使集成電路操作，由圖1的時鐘發生電路產生的第一時鐘CKl至第四時鐘CK4需要具有恒定的相位關系。
[0012]圖2是示出可以在圖1的時鐘發生電路中出現的問題的示圖。
[0013]如圖2所示，假設在時間點A處，參考時鐘CK和參考反相時鐘CKB的占空比由于集成電路中產生的噪聲而失真。在假設的情況下，失真使第一時鐘CKl未在時間點Tl處觸發。然而，第二時鐘CK2已經在時間點T2處正確地轉換，因此第一時鐘CKl至第四時鐘CK4具有圖2中示出的失配的相位關系。S卩，第一時鐘Ckl至第四時鐘CK4具有90°相位、270°相位、0°相位和180°相位。在內部時鐘CKl至CK4具有失配的相位關系的情況下，集成電路不能適當地操作。
【發明內容】
[0014]各種實施例針對一種能夠在相位關系失真時恢復多個相位時鐘之中的相位關系的時鐘發生電路。
[0015]在實施例中，時鐘發生電路可以包括:時鐘發生單元，適用于產生第一時鐘、具有與第一時鐘相反的相位的第一反相時鐘、具有與第一時鐘不同的相位的第二時鐘以及具有與第二時鐘相反的相位的第二反相時鐘；以及重置控制單元，適用于比較第一時鐘的相位與第二時鐘的相位，并在第二時鐘領先第一時鐘時，控制時鐘發生單元以禁用第二時鐘和第二反相時鐘一段時鐘，然后使能第二時鐘和第二反相時鐘。
[0016]在實施例中，時鐘發生電路可以包括:第一時鐘發生單元，適用于產生第一時鐘和具有與第一時鐘相反的相位的第一反相時鐘，當第一重置信號被使能時禁用第一時鐘和第一反相時鐘，以及當第一重置信號被禁用時使能第一時鐘和第一反相時鐘；第二時鐘發生單元，適用于產生具有與第一時鐘不同的相位的第二時鐘和具有與第二時鐘相反的相位的第二反相時鐘，當第二重置信號被使能時禁用第二時鐘和第二反相時鐘，以及當第二重置信號被禁用時使能第二時鐘和第二反相時鐘；檢測信號發生單元，適用于通過在第一時鐘的邊緣處檢測第二時鐘的邏輯值或第二反相時鐘的邏輯值來產生檢測信號；以及重置信號發生單元，適用于在檢測信號被使能時，響應于參考重置信號來產生第一重置信號，以及響應于第一重置信號來產生第二重置信號。
[0017]在實施例中，時鐘發生電路可以包括:第一 D觸發器，適用于當第一重置信號被禁用時，在參考時鐘的邊緣處將通過第一輸入節點輸入的信號輸出到第一輸出節點，將第一輸出節點的信號反相，以及將反相的信號反饋回第一輸入節點；第二 D觸發器，適用于當第二重置信號被禁用時，在具有與參考時鐘相反的相位的參考反相時鐘的邊緣處將通過第二輸入節點輸入的信號輸出到第二輸出節點，將第二輸出節點的信號反相，以及將反相的信號反饋回第二輸入節點；第三D觸發器，適用于當參考重置信號被禁用時，在第一輸出節點的信號的邊緣處將第二輸入節點的信號或第二輸出節點的信號輸出作為檢測信號；以及第四D觸發器，適用于當檢測信號被禁用時，在第一輸出節點的信號具有預定邏輯值時，在參考時鐘的邊緣處輸出第一重置信號作為第二重置信號。
[0018]在實施例中，時鐘發生電路可以包括:時鐘發生單元，適用于產生第一時鐘、具有與第一時鐘相反的相位的第一反相時鐘、具有與第一時鐘不同的相位的第二時鐘以及具有與第二時鐘相反的相位的第二反相時鐘；相位比較單元，適用于比較第一時鐘的相位與第二時鐘的相位；以及時鐘傳送單元，適用于根據基于比較結果的關系，傳送第一時鐘、第二時鐘、第一反相時鐘和第二反相時鐘作為第一輸出時鐘至第四輸出時鐘。
[0019]在實施例中，時鐘發生電路可以包括:第一時鐘發生單元，適用于通過將參考時鐘除以2來產生第一時鐘，以及通過將第一時鐘反相來產生第一反相時鐘；第二時鐘發生單元，適用于通過將具有與參考時鐘相反的相位的參考反相時鐘除以2來產生第二時鐘，以及通過將第二時鐘反相來產生第二反相時鐘；檢測單元，適用于在第一時鐘的邊緣處檢測第二時鐘的邏輯值或第二反相時鐘的邏輯值；時鐘傳送單元，適用于根據基于比較結果的關系，傳送第一時鐘、第二時鐘、第一反相時鐘和第二反相時鐘作為第一輸出時鐘至第四輸出時鐘。
【附圖說明】
[0020]圖1是示出用于產生具有四個不同相位的內部時鐘的時鐘發生電路的示圖。
[0021]圖2是示出可以在圖1的時鐘發生電路中出現的問題的示圖。
[0022]圖3是示出根據本發明的實施例的時鐘發生電路的配置圖。
[0023]圖4是示出根據本發明的實施例的圖3的時鐘發生單元的配置圖。
[0024]圖5是示出根據本發明的實施例的重置控制單元的配置圖。
[0025]圖6是示出圖3的時鐘發生電路的初始化操作的示圖。
[0026]圖7是示出根據圖3和圖6的實施例的時鐘發生電路的重置操作的示圖。
[0027]圖8是示出根據本發明的另一個實施例的時鐘發生電路的配置圖。
[0028]圖9是示出圖8的時鐘傳送單元的第一示例的配置圖。
[0029]圖10是示出圖8的時鐘傳送單元的第二示例的配置圖。
[0030]圖11是示出包括圖8和圖9的時鐘傳送單元的第一示例的時鐘發生電路的操作的示圖。
[0031]圖12是示出包括圖8和圖10的時鐘傳送單元的第二示例的時鐘發生電路的操作的示圖。
【具體實施方式】
[0032]以下將參照附圖更詳細地描述各種實施例。然而，本發明可以以不同形式實現，而不應解釋為局限于本文所闡述的實施例。更確切地說，提供這些實施例使得本公開將是徹底的和完整的，這些實施例將向本領域技術人員完全傳達本發明的范圍。貫穿本公開，相同的附圖標記在本發明的各種附圖和實施例中始終指示相同的部分。
[0033]圖3是示出根據本發明的實施例的時鐘發生電路的配置圖。
[0034]參照圖3，時鐘發生電路可以包括時鐘發生單元310和重置控制單元320。
[0035]時鐘發生單元310可以響應于參考時鐘CK來產生第一時鐘CKl和第一反相時鐘CK3，以及響應于具有參考時鐘CK的相反相位的參考反相時鐘CKB來產生第二時鐘CK2和第二反相時鐘CK4。第一時鐘CKl和第二時鐘CK2以及第一反相時鐘CK3和第二反相時鐘CK4中的每對可以具有90°的相位差。第一時鐘CKl可以具有0°相位，第二時鐘CK2可以具有90°相位，第一反相時鐘CK3可以具有180°相位，以及第二反相時鐘CK4可以具有270°相位。
[0036]第一時鐘CKl可以通過將參考時鐘CK除以2來產生，第二時鐘CK2可以通過將參考反相時鐘CKB除以2來產生。通過2除法(2-divis1n)，第一時鐘CKl和第二時鐘CK2可以具有參考時鐘CK和參考反相時鐘CKB的一半頻率和兩倍周期。
[0037]重置控制單元320可以控制時鐘發生單元310的重置操作。重置操作可以禁用時鐘CKl至CK4中的一個或更多個給定時間，使得目標時鐘沒有觸發，然后恢復觸發。
[0038]重置控制單元320可以比較第一時鐘CKl的相位和第二時鐘CK2的相位，并控制時鐘發生單元310，使得第二時鐘CK2和第二反相時鐘CK4被禁用給定時間，然后當第二時鐘CK2領先第一時鐘CKl時被使能。重置控制單元320可以以若干方式比較第一時鐘CKl和第二時鐘CK2的相位。
[0039]例如，重置控制單元320可以通過在第一時鐘CKl的上升邊緣處檢測第二時鐘CK2的邏輯值來比較第一時鐘CKl和第二時鐘CK2的相位。當第一時鐘CKl領先第二時鐘CK2時，第二時鐘CK2可以在第一時鐘CKl的上升邊緣處具有邏輯低值。當第二時鐘CK2領先第一時鐘CKl時，第二時鐘CK2可以在第一時鐘CKl的上升邊緣處具有邏輯高值。因此，在后者的情況下，重置控制單元320可以對時鐘發生單元310執行重置操作，使得第二時鐘CK2和第二反相時鐘CK4被禁用一段時間，然后被使能。
[0040]舉另一個示例，重置控制單元320可以通過在第一時鐘CKl的上升邊緣處檢測第二反相時鐘CK4的邏輯值來比較第一時鐘CKl的相位和第二時鐘CK2的相位。如上所述，第二反相時鐘CK4從第二時鐘CK2反相。當第一時鐘CKl領先第二時鐘CK2時，第二反相時鐘CK4在第一時鐘CKl的上升邊緣處具有邏輯高值。當第二時鐘CK2領先第一時鐘CKl時，第二反相時鐘CK4的邏輯值可以在第一時鐘CKl的上升邊緣處具有邏輯低值。因此，在后者的情況下，重置控制單元320可以對時鐘發生單元310執行重置操作，使得第二時鐘CK2和第二反相時鐘CK4被禁用給定時間，然后被再次使能。
[0041]此外，重置控制單元320可以通過各種方式來比較第一時鐘CKl的相位和第二時鐘CK2的相位，并根據比較結果來對時鐘發生單元310執行重置操作。
[0042]當第一時鐘CKl領先第二時鐘CK2時，重置控制單元320可以控制時鐘發生單元310，以保持第二時鐘CK2和第二反相時鐘CK4被使能。
[0043]參考重置信號RSTB可以在時鐘發生電路的初始化之前保持高使能可以在時鐘發生電路的初始化之前保持低使能，而在初始化操作期間和之后保持高禁用。參考重置信號RSTB可以在重置操作期間保持高禁用。在初始化操作期間，時鐘發生電路可以被激活。在重置操作期間，時鐘發生電路可以基于比較結果禁用第二時鐘CK2和第二反相時鐘CK4 一定時間量，然后使能它們以校正第一時鐘CKl和第二時鐘CK2之間的相位差的失配。
[0044]當參考重置信號RSTB在激活時鐘發生電路時被禁用時，重置控制單元320可以控制時鐘發生單元310，以在參考時鐘CK的上升邊緣處使能第一時鐘CKl和第一反相時鐘CK3，然后在參考反相時鐘CKB的上升邊緣處使能第二時鐘CK2和第二反相時鐘CK4。例如，在激活時鐘發生電路時，包括時鐘發生電路的集成電路被上電。在激活時鐘發生電路時，時鐘發生電路的所有第一時鐘CKl至第四時鐘CK4可以在它們的初始狀態被禁用。在該示例中，參考重置信號RSTB是高禁用和低使能的信號。
[0045]重置控制單元320可以檢測第一時鐘CKl和第二時鐘CK2之間的相位差的失配，并且可以通過基于檢測結果禁用第二時鐘CK2和第二反相時鐘CK4給定時間來校正失配。
[0046]作為參考，第一時鐘CKl可以領先第二時鐘CK2 90°的相位，因為第一時鐘CKl和第二時鐘CK2分別通過參考時鐘CK和參考反相時鐘CKB的2除法來產生。因此，當第一時鐘CKl的相位和第二時鐘CK2的相位失配(即，第二時鐘CK2領先第一時鐘CKl 90° )時，重置控制單元320可以通過基于檢測結果禁用第二時鐘CK2和第二反相時鐘CK4給定時間來校正第一時鐘CKl和第二時鐘CK2之間的相位差的失配(即，第一時鐘CKl領先第二時鐘 CK2 90。) ο
[0047]以下參照圖4至圖7描述圖3的時鐘發生電路的詳細配置和操作。
[0048]圖4是示出根據本發明的實施例的圖3的時鐘發生單元310的配置圖。
[0049]參照圖4，時鐘發生單元310可以包括第一時鐘發生單元410和第二時鐘發生單元420。
[0050]第一時鐘發生單元410可以在第一重置信號RSTlB被使能時禁用第一時鐘CKl和第一反相時鐘CK3，并且可以在第一重置信號RSTlB被禁用時使能第一時鐘CKl和第一反相時鐘CK3。第一重置信號RSTlB可以是高禁用和低使能的信號。當第一重置信號RSTlB被禁用時，第一時鐘發生單元410可以通過參考時鐘CK的2除法來產生第一時鐘CKl，并且通過將第一時鐘CKl反相來產生第一反相時鐘CK3。當第一重置信號RSTlB被使能時，第一時鐘發生單元410可以低禁用第一時鐘CKl并高禁用第一反相時鐘CK3。
[0051]第一時鐘發生單元410可以包括第一 D觸發器411和第一反相器412。當第一重置信號RSTlB被禁用時，第一 D觸發器411可以在時鐘CK的上升邊緣處將第一輸入節點Dl的邏輯值輸出到第一輸出節點Q1。第一輸出節點Ql的信號可以通過第一反相器412反相，并輸入到第一輸入節點Dl。當第一重置信號RSTlB被使能時，第一 D觸發器411可以低禁用第一輸出節點Ql的信號，并且可以高禁用第一輸入節點Dl的信號。作為參考，第一輸出節點Ql的信號可以是第一時鐘CK1，而第一輸入節點Dl的信號可以是第一反相時鐘CK3。
[0052]第二時鐘發生單元420可以在第二重置信號RST2B被使能時禁用第二時鐘CK2和第二反相時鐘CK4，并在第二重置信號RST2B被禁用時使能第二時鐘CK2和第二反相時鐘CK4。類似于第一重置信號RST1B，第二重置信號RST2B可以是高禁用和低使能的信號。當第二重置信號RST2B被禁用時，第二時鐘發生單元420可以通過參考反相時鐘CKB的2除法來產生第二時鐘CK2，并通過將第二時鐘CK2反相來產生第二反相時鐘CK4。當第二重置信號RST2B被使能時，第二時鐘發生單元420可以高禁用第二時鐘Ck2并低禁用第二反相時鐘CK4。
[0053]第二時鐘發生單元420可以包括第二 D觸發器421和第二反相器422。當第二重置信號RST2B被禁用時，第二 D觸發器421可以在參考反相時鐘CKB的上升邊緣處將第二輸入節點D2的邏輯值輸出到第二輸出節點Q2。由第二輸出節點Q2輸出的信號可以由第二反相器422反相，然后輸入到第二輸入節點D2。當第二重置信號RST2B被使能時，第二 D觸發器421可以高禁用第二輸出節點Q2的信號，并且可以低禁用第二輸入節點D2的信號。作為參考，第二輸出節點Q2的信號可以是第二時鐘CK2，而第二輸入節點D2的信號可以是第二反相時鐘CK4。
[0054]圖5是示出根據本發明的實施例的重置控制單元320的配置圖。
[0055]參照圖5，重置控制單元320可以包括檢測信號發生單元510和重置信號發生單元520。
[0056]檢測信號發生單元510可以基于在第一時鐘CKl的上升邊緣處檢測到的第二時鐘CK2的邏輯值來產生檢測信號DETB。當參考重置信號RSTB被使能時，檢測信號發生單元510可以使能檢測信號DETB。檢測信號DETB可以是高禁用和低使能的信號。當參考重置信號RSTB被禁用時，檢測信號發生單元510可以響應于第一時鐘CKl的上升邊緣處的高邏輯值的第二反相時鐘CK4或低邏輯值的第二時鐘CK2來高禁用檢測信號DETB，并且可以響應于第一時鐘CKl的上升邊緣處的低邏輯值的第二反相時鐘CK4或高邏輯值的第二時鐘Ck2來低使能檢測信號DETB。
[0057]檢測信號發生單元510可以包括第三D觸發器511，第三D觸發器511用于在參考重置信號RSTB被使能時通過第三輸出節點Q3輸出低使能的檢測信號DETB。當參考重置信號RSTB被禁用時，檢測信號發生單元510可以在第一時鐘CKl的上升邊緣處將第三輸入節點D3的邏輯值輸出至第三輸出節點Q3。第三輸入節點D3的信號可以是從第二時鐘CK2反相的第二反相時鐘CK4，而第三輸出節點Q3的信號可以是檢測信號DETB。代替第二反相時鐘CK4，檢測信號發生單元510可以使用第二時鐘CK2(其是第二反相時鐘CK4的反相版本)作為到具有輕微修改的第三輸入節點D3的輸入。
[0058]重置信號發生單元520可以產生第一重置信號RSTlB和第二重置信號RST2B。當參考重置信號RSTB被高禁用時，重置信號發生單元520可以在時鐘CK的上升邊緣處高禁用第一重置信號RST1B。當參考重置信號RSTB被低使能時，重置信號發生單元520可以低使能第一重置信號RST1B。當檢測信號DETB被低使能時，重置信號發生單元520可以低使能第二重置信號RST2B。當檢測信號DETB被高禁用時，重置信號發生單元520可以在第一時鐘CKl具有邏輯低值時在參考時鐘CK的下降邊緣處輸出第一重置信號RSTlB作為第二重置信號RST2B。S卩，當第一重置信號RSTlB在第一時鐘CKl具有邏輯低值時在參考時鐘CK的下降邊緣處被低使能時，重置信號發生單元520可以低使能第二重置信號RST2B，并且當第一重置信號RSTlB在第一時鐘CKl具有邏輯低值時在參考時鐘CK的下降邊緣處被高禁用時，重置信號發生單元520可以高禁用第二重置信號RST2B。
[0059]重置信號發生單元520可以包括或非(NOR)門521以及第四D觸發器522和第五D觸發器523。NOR門521可以通過執行參考時鐘CK和第一時鐘CKl的NOR組合來產生釋放信號RELEASE。釋放信號RELEASE可以在第一時鐘CKl具有邏輯低值時以參考時鐘CK的相反相位觸發，并且可以在第一時鐘CKl具有邏輯高值時具有邏輯低值。釋放信號RELEASE可以在第一時鐘CKl具有邏輯低值時在參考時鐘CK的上升邊緣處具有下降邊緣。
[0060]當檢測信號DETB被低使能時，第四D觸發器522可以低使能第四輸出節點Q4的第二重置信號RST2B。當檢測信號DETB被高禁用時，第四D觸發器522可以在釋放信號RELEASE的上升邊緣處將第四輸入節點D4的第一重置信號RSTlB的邏輯值輸出到第四輸出節點Q4作為第二重置信號RST2B。
[0061 ] 當參考重置信號RSTB被低使能時，第五D觸發器523可以低使能第五輸出節點Q5的第一重置信號RST1B。當參考重置信號RSTB被高禁用時，第五D觸發器523可以在參考時鐘CK的上升邊緣處將第五輸入節點D5的邏輯高值輸出到第五輸出節點Q5作為高禁用的第一重置信號RST1B。
[0062]圖6是示出圖3的時鐘發生電路的初始化操作的示圖。
[0063]參照圖6，初始化操作可以從參考重置信號RSTB被低禁用時的時間點Tl開始。
[0064]在初始化操作之前，參考重置信號RSTB、第一重置信號RSTlB和第二重置信號RST2B被低使能。第一時鐘CKl和第二時鐘CK2被低禁用，而第一反相時鐘CK3和第二反相時鐘CK4被高禁用。檢測信號DETB被低使能。
[0065]當參考重置信號RSTB被高禁用時，在跟隨的參考時鐘CK的上升邊緣Rl處，第一重置信號RSTlB可以被高禁用。當第一重置信號RSTlB被高禁用時，第一時鐘CKl和第二時鐘CK3可以開始觸發。當第一時鐘CKl開始觸發時，檢測信號DETB可以在跟隨的第一時鐘CKl的上升邊緣R2處被高禁用。
[0066]在使能第一時鐘CKl之前，釋放信號RELEASE具有參考CK的相反波形。在使能第一時鐘CKl之后，釋放信號RELEASE僅在第一時鐘CKl具有邏輯低值的同時具有參考時鐘CK相的反波形。
[0067]當檢測信號DETB被高禁用時，在跟隨的釋放信號RELEASE的上升邊緣R3處的第一重置信號RSTlB可以被輸出作為第二重置信號RST2B。因此，第二重置信號RST2B可以被高禁用。當第二重置信號RST2B被高禁用時，第二時鐘CK2和第四時鐘CK4可以從跟隨的參考反相時鐘CKB的上升邊緣R4開始觸發。圖6示出在第一時鐘CKl具有邏輯低值時與參考時鐘CK的下降邊緣Fl相對應的釋放信號RELEASE的上升邊緣R3。
[0068]當初始化操作完成時，參考重置信號RSTB、第一重置信號RSTlB和第二重置信號RST2B可以全部被高禁用，以及第一時鐘CKl至第四時鐘CK4可以以90°的相位差觸發。當檢測信號DETB被高禁用時，第二重置信號RST2B在釋放信號RELEASE的每個上升邊緣處可以具有第一重置信號RSTlB的值。當檢測信號DETB被低使能時，第二重置信號RST2B可以被低使能。釋放信號RELEASE僅在第一時鐘CKl具有邏輯低值時具有參考時鐘CK的相反波形。
[0069]在初始化操作之后的正常操作期間，時鐘發生電路可以繼續產生具有校正的相位差的第一時鐘CKl和第四時鐘CK4。
[0070]圖7是示出圖3的時鐘發生電路的重置操作的示圖。
[0071]參考圖7，假設由于特定時間點處的噪聲而導致第一時鐘CKl和第二時鐘CK2的相位失真。圖7示出其中根據相位失真第二時鐘CK2領先第一時鐘CKl 90°的相位量的示例。
[0072]檢測信號DETB在時間點Tl處被低使能，因為第二時鐘CK2 (或第二反相時鐘CK4)的邏輯值在第一時鐘CKl的上升邊緣Rl處被檢測為高(或低)。當檢測信號DETB被低使能時，第一重置信號RST2B可以變成低使能，因此，第二時鐘CK2和第二反相時鐘CK4可以變成禁用以分別具有邏輯低值和邏輯高值。在禁用第二時鐘CK2和第二反相時鐘CK4期間，繼續在第一時鐘CKl的上升邊緣處檢測第二時鐘CK2 (或第二反相時鐘CK4)的邏輯值的操作。因此，當第二時鐘CK2(或第二反相時鐘CK4)的邏輯值在第一時鐘CKl的上升邊緣R2處被檢測為低(或高)時，檢測信號DETB在時間點T2處被高禁用。在檢測信號DETB變成高禁用之后，高禁用(H)的第一重置信號RSTlB可以在釋放信號RELEASE的第一上升邊緣R3 (其在第一時鐘CKl的邏輯低期間對應于參考時鐘CK的下降邊緣Fl)處被輸出作為第二重置信號RST2B。因此，第二重置信號RST2B可以變成高禁用，而第二時鐘CK2和第二反相時鐘CK4可以再次變成使能。
[0073]因此，第一時鐘CKl和第二時鐘CK2之間的相位關系可以通過重置操作來恢復。
[0074]圖8是示出根據本發明的另一個實施例的時鐘發生電路的配置圖。
[0075]參照圖8，時鐘發生電路可以包括時鐘發生單元810、相位比較單元820、時鐘傳送單元830和重置信號發生單元840。
[0076]時鐘發生單元810和相位比較單元820可以與參考圖3至圖7描述的時鐘發生單元310和檢測信號發生單元510相同。
[0077]除了重置信號發生單元840接收參考重置信號RSTB而不是相位比較單元820的檢測信號DETB之外，重置信號發生單元840可以與參考圖5至圖7描述的重置信號發生單元520相同。
[0078]重置信號發生單元840可以產生第一重置信號RSTlB和第二重置信號RST2B。當參考重置信號RSTB被高禁用時，重置信號發生單元840可以在時鐘CK的上升邊緣處高禁用第一重置信號RST1B。當參考重置信號RSTB被低使能時，重置信號發生單元840可以低使能第一重置信號RST1B。當參考重置信號RSTB被低使能時，重置信號發生單元840可以低使能第二重置信號RST2B。當參考重置信號RSTB被高禁用時，重置信號發生單元840可以在第一時鐘CKl具有邏輯低值時在參考時鐘CK的下降邊緣處輸出第一重置信號RSTlB作為第二重置信號RST2B。S卩，當第一重置信號RSTlB在第一時鐘CKl具有邏輯低值時在參考時鐘CK的下降邊緣處被低使能時，重置信號發生單元840可以低使能第二重置信號RST2B，并且當第一重置信號RSTlB在第一時鐘CKl具有邏輯低值時在參考時鐘CK的下降邊緣處被高禁用時，重置信號發生單元840可以高禁用第二重置信號RST2B。
[0079]如上所述，參考重置信號RSTB可以在時鐘發生電路的初始化操作之前保持低使能，而在初始化操作期間和之后保持高禁用。參考重置信號RSTB可以在重置操作期間保持高禁用。在初始化操作期間，時鐘發生電路可以被激活。在重置操作期間，時鐘發生電路可以基于比較結果禁用第二時鐘CK2和第二反相時鐘CK4 一定時間量，然后使能它們以便校正第一時鐘CKl和第二時鐘CK2之間的相位差的失配。
[0080]重置信號發生單元840可以包括NOR門841以及第四D觸發器842和第五D觸發器843。除了第四D觸發器842接收參考重置信號RSTB而不是相位比較單元820的檢測信號DETB之外，NOR門841以及第四D觸發器842和第五D觸發器843可以與參考圖5至圖7描述的NOR門521以及第四D觸發器522和第五D觸發器523相同。
[0081]當參考重置信號RSTB被低使能時，第四D觸發器842可以低使能第四輸出節點Q4的第二重置信號RST2B。當參考重置信號RSTB被高禁用時，第四D觸發器842可以在釋放信號RELEASE的上升邊緣處將第四輸入節點D4的第一重置信號RSTlB的邏輯值輸出到第四輸出節點Q4作為第二重置信號RST2B。
[0082]時鐘傳送單元830可以根據相位比較單元810的檢測信號DETB來傳送第一時鐘CK1、第二時鐘CK2、第一反相時鐘CK3和第二反相時鐘CK4作為第一輸出時鐘OCKl至第四輸出時鐘0CK4ο第一輸出時鐘OCKl至第四輸出時鐘0CK4可以具有90°的相位差。第一輸出時鐘OCKl可以具有0°相位，第二輸出時鐘0CK2可以具有90°相位，第三輸出時鐘0CK3可以具有180°相位，以及第四輸出時鐘0CK4可以具有270°相位。第一輸出時鐘OCKl至第四輸出時鐘0CK4可以分別表示具有校正的相位差的第一時鐘CK1、第二時鐘CK2、第一反相時鐘CK3和第二反相時鐘CK4。
[0083]當檢測信號DETB被高禁用時(這意味著時鐘CKl至CK4之中的校正的相位差)，時鐘傳送單元830可以將第一時鐘CKl輸出作為第一輸出時鐘0CK1，可以將第二時鐘CK2輸出作為第二輸出時鐘0CK2，可以將第一反相時鐘CK3輸出作為第三輸出時鐘0CK3，以及可以將第二反相時鐘CK4輸出作為第四輸出時鐘CK4。當檢測信號DETB被低使能時(這意味著時鐘CKl至CK4之中的相位差的失真)，時鐘傳送單元830可以輸出分別表示具有校正的相位差的第一時鐘CK1、第二時鐘CK2、第一反相時鐘CK3和第二反相時鐘CK4的第一輸出時鐘OCKI至第四輸出時鐘0CK4。
[0084]下面將描述輸出分別表不具有校正的相位差的第一時鐘CK1、第二時鐘CK2、第一反相時鐘CK3和第二反相時鐘CK4的第一輸出時鐘OCKl至第四輸出時鐘0CK4的各種方式之中的兩個示例。示例假設相位差的失真使第二時鐘CK2領先第一時鐘CK190°的相位量。
[0085]在第一示例中，當檢測信號DETB被低使能時，時鐘傳送單元830可以輸出第一反相時鐘CK3作為第一輸出時鐘0CK1，可以輸出第二時鐘CK2作為第二輸出時鐘0CK2，可以輸出第一時鐘CKl作為第三時鐘0CK3，以及可以輸出第二反相時鐘CK4作為第四輸出時鐘0CK4。即，時鐘傳送單元830可以通過選擇性地重新排序相位失真的時鐘CKl至CK4來校正時鐘CKl至CK4之中的相位差。因此，時鐘傳送單元830可以輸出分別表示具有校正的相位差的第一時鐘CK1、第二時鐘CK2、第一反相時鐘CK3和第二反相時鐘CK4的第一輸出時鐘OCKI至第四輸出時鐘0CK4。
[0086]在第二示例中，當檢測信號DETB被低使能時，時鐘傳送單元830可以輸出第一時鐘CKl作為第一輸出時鐘0CK1、可以輸出第二反相時鐘CK4作為第二輸出時鐘0CK2、可以輸出第一反相時鐘CK3作為第三輸出時鐘0CK3，以及可以輸出第二時鐘CK2作為第四輸出時鐘0CK4。即，類似于第一示例，時鐘傳送單元830可以通過選擇性地重新排序相位失真的時鐘CKl至CK4來校正時鐘CKl至CK4之中的相位差。因此，時鐘傳送單元830可以輸出分別表示具有校正的相位差的第一時鐘CK1、第二時鐘CK2、第一反相時鐘CK3和第二反相時鐘CK4的第一輸出時鐘OCKl至第四輸出時鐘0CK4。
[0087]時鐘傳送單元830可以通過基于第一時鐘CKl的相位和第二時鐘CK2的相位之間的比較結果而選擇性地重新排序相位失真的時鐘CKl至CK4來校正時鐘CKl至CK4之中的相位差，使得第一輸出時鐘OCKl至第四輸出時鐘0CK4可以分別表不具有校正的相位差的第一時鐘CK1、第二時鐘CK2、第一反相時鐘CK3和第二反相時鐘CK4。
[0088]以下參考圖9至圖12來描述圖8的時鐘發生電路的詳細配置和操作。
[0089]圖9是示出圖8的時鐘傳送單元830的第一示例的配置圖。參照圖9，時鐘傳送單元830可以包括第一傳送單元910至第四傳送單元940。
[0090]第一傳送單元910可以在檢測信號DETB被禁用時傳送第一時鐘CKl作為第一輸出時鐘0CK1，而在檢測信號DETB被使能時傳送第一反相時鐘CK3作為第三輸出時鐘0CK3。第一傳送單元910可以包括反相器IVl以及傳遞門(pass gate) PAl和PA2。
[0091]第二傳送單元920可以傳送第二時鐘CK2作為第二輸出時鐘0CK2，而不管檢測信號DETB的邏輯值如何。第二傳送單元920可以包括反相器IV2以及傳遞門PA3和PA4。
[0092]第三傳送單元930可以在檢測信號DETB被禁用時傳遞第一反相時鐘CK3作為第三輸出時鐘0CK3，并且在檢測信號DETB被使能時傳送第一時鐘CKl作為第三輸出時鐘0CK3。第三傳送單元930可以包括反相器IV3以及傳遞門PA5和PA6。
[0093]第四傳送單元940可以傳送第二反相時鐘CK4作為第二輸出時鐘0CK4，而不管檢測信號DETB的邏輯值如何。第四傳送單元940可以包括反相器IV4以及傳遞門PA7和PA8。
[0094]圖10是示出圖8的時鐘傳送單元830的第二示例的配置圖。參照圖10，時鐘傳送單元830可以包括第一傳送單元1010至第四傳送單元1040。
[0095]第一傳送單元1010可以傳送第一時鐘CKl作為第一輸出時鐘OCKl，而不管檢測信號DETB的邏輯值如何。第一傳送單元1010可以包括反相器IVl以及傳遞門PAl和PA2。
[0096]第二傳送單元1020可以在檢測信號DETB被禁用時傳送第二時鐘CK2作為第二輸出時鐘0CK2，并且在檢測信號DETB被使能時傳送第二反相時鐘CK4作為第二輸出時鐘0CK2。第二傳送單元1020可以包括反相器IV2以及傳遞門PA3和PA4。
[0097]第三傳送單元1030可以傳送第一反相時鐘CK3作為第三輸出時鐘0CK3，而不管檢測信號DETB的邏輯值如何。第三傳送單元1030可以包括反相器IV3以及傳遞門PA5和PA6。
[0098]第四傳送單元1040可以在檢測信號DETB被禁用時傳送第二反相時鐘CK4作為第四輸出時鐘0CK4，并且在檢測信號DETB被使能時傳送第二時鐘CK2作為第四輸出時鐘0CK4。第四傳送單元1040可以包括反相器IV4和傳遞門PA7和PA8。
[0099]圖11是示出包括圖8和圖9的時鐘傳送單元830的第一示例的時鐘發生電路的操作的示圖。
[0100]參照圖11，在其中檢測信號DETB被高禁用的階段SECl期間，第一時鐘CKl至第四時鐘CK4可以被分別輸出作為第一輸出時鐘OCKl至第四輸出時鐘0CK4，并且第一輸出時鐘OCKl至第四輸出時鐘0CK4可以維持相應的0°相位、90°相位、180°相位和270°相位。當第二時鐘CK2和第四時鐘CK4在Tl處由于時鐘CK和參考反相時鐘CKB的噪聲而未轉換時，第一輸出時鐘OCKl至第四輸出時鐘0CK4之間的相位關系可以失配。
[0101]在這種情況下，當第一時鐘CKl和第二時鐘CK2之間的失配的相位關系被檢測到時，檢測信號DETB可以被低使能。在其中檢測信號DETB被低使能的階段SEC2中，第一時鐘CKl可以被輸出作為第三輸出時鐘0CK3，第二時鐘CK2可以被輸出作為第二輸出時鐘0CK2，第一反相時鐘CK3可以被輸出作為第一輸出時鐘0CK1，以及第二反相時鐘CK4可以被輸出作為第四輸出時鐘0CK4。因此，第一輸出時鐘OCKl至第四輸出時鐘0CK4維持相應的0°相位、90°相位、180°相位和270°相位。
[0102]圖12是示出包括圖8和圖10的時鐘傳送單元830的第二示例的時鐘發生電路的操作的示圖。
[0103]參照圖12，在其中檢測信號DETB被高禁用的階段SECl中，第一時鐘CKl至第四時鐘CK4可以分別被輸出作為第一輸出時鐘OCKl至第四輸出時鐘0CK4，并且第一輸出時鐘OCKl至第四輸出時鐘0CK4可以維持相應的0°相位、90°相位、180°相位和270°相位。當第二時鐘CK2和第四時鐘CK4在Tl處由于參考時鐘CK和參考反相時鐘CKB的噪聲而未轉換時，第一輸出時鐘OCKl至第四輸出時鐘0CK4之間的相位關系失配。
[0104]在這種情況下，當第一時鐘CKl和第二時鐘CK2之間的失配的相位關系被檢測到時，檢測信號DETB可以被低使能。在其中檢測信號DETB被低使能的階段SEC2中，第一時鐘CKl可以被輸出為第一輸出時鐘0CK1，第二時鐘CK2可以被輸出為第四輸出時鐘0CK4，第一反相時鐘CK3可以被輸出為第三輸出時鐘0CK3，以及第二反相時鐘CK4可以被輸出作為第二輸出時鐘0CK2。因此，第一輸出時鐘OCKl至第四輸出時鐘0CK4維持相應的0°相位、90°相位、180°相位和270°相位。
[0105]在該技術中，時鐘發生電路執行具有多個相位的時鐘的相位之間的比較，并初始化一些時鐘，或者當相位的順序與所想要的順序不同時改變一些時鐘的順序。因此，盡管其由于噪聲已經被擾亂，但具有多個相位的時鐘的相位的順序可以被如所期望地維持。
[0106]雖然為了說明的目的已經描述了各種實施例，但是對于本領域技術人員來說明顯的是，在不脫離如所附權利要求限定的本發明的精神和范圍的情況下，可以做出各種變型和修改。
[0107]通過以上實施例可見，本申請可以提供以下技術方案。
[0108]技術方案1.一種時鐘發生電路，包括:
[0109]時鐘發生單元，適用于產生第一時鐘、具有與第一時鐘相反的相位的第一反相時鐘、具有與第一時鐘不同的相位的第二時鐘以及具有與第二時鐘相反的相位的第二反相時鐘；以及
[0110]重置控制單元，適用于比較第一時鐘的相位與第二時鐘的相位，并且當第二時鐘領先第一時鐘時，控制時鐘發生單元以禁用第二時鐘和第二反相時鐘，然后使能第二時鐘和第二反相時鐘。
[0111]技術方案2.根據技術方案I所述的時鐘發生電路，其中:
[0112]第一時鐘通過將參考時鐘除以2而產生，以及
[0113]第二時鐘通過將具有與參考時鐘相反的相位的參考反相時鐘除以2而產生。
[0114]技術方案3.根據技術方案I所述的時鐘發生電路，其中，重置控制單元控制時鐘發生單元以在第二時鐘在第一時鐘的邊緣處具有第一邏輯值時，禁用第二時鐘和第二反相時鐘，然后使能第二時鐘和第二反相時鐘。
[0115]技術方案4.根據技術方案I所述的時鐘發生電路，其中，重置控制單元控制時鐘發生單元以在第二反相時鐘在第一時鐘的邊緣處具有第一邏輯值時，禁用第二時鐘和第二反相時鐘，然后使能第二時鐘和第二反相時鐘。
[0116]技術方案5.根據技術方案I所述的時鐘發生電路，其中，時鐘發生單元產生第一時鐘和第二時鐘以及第一反相時鐘和第二反相時鐘，使得第二時鐘落后于第一時鐘90°的相位量，第一反相時鐘落后于第二時鐘90°的相位量，以及第二反相時鐘落后于第一反相時鐘90°的相位量。
[0117]技術方案6.根據技術方案2所述的時鐘發生電路，
[0118]其中，在初始化期間，重置控制單元控制時鐘發生單元以在參考時鐘的邊緣處使能第一時鐘和第一反相時鐘，以及
[0119]其中，在初始化期間，在第一時鐘和第一反相時鐘被使能之后，重置控制單元控制時鐘發生單元以在參考反相時鐘的邊緣處使能第二時鐘和第二反相時鐘。
[0120]技術方案7.—種時鐘發生電路，包括:
[0121]第一時鐘發生單元，適用于產生第一時鐘和具有與第一時鐘相反的相位的第一反相時鐘，當第一重置信號被使能時禁用第一時鐘和第一反相時鐘，以及當第一重置信號被禁用時使能第一時鐘和第一反相時鐘；
[0122]第二時鐘發生單元，適用于產生具有與第一時鐘不同的相位的第二時鐘和具有與第二時鐘相反的相位的第二反相時鐘，當第二重置信號被使能時禁用第二時鐘和第二反相時鐘，以及當第二重置信號被禁用時使能第二時鐘和第二反相時鐘；
[0123]檢測信號發生單元，適用于通過在第一時鐘的邊緣處檢測第二時鐘和第二反相時鐘的邏輯值來產生檢測信號；以及
[0124]重置信號發生單元，適用于在檢測信號被使能時，響應于參考重置信號來產生第一重置信號，以及響應于第一重置信號來產生第二重置信號。
[0125]技術方案8.根據技術方案7所述的時鐘發生電路，其中:
[0126]第一時鐘通過將參考時鐘除以2而產生，以及
[0127]第二時鐘通過將具有與參考時鐘相反的相位的參考反相時鐘除以2而產生。
[0128]技術方案9.根據技術方案7所述的時鐘發生電路，其中:
[0129]當第一重置信號被使能時，第一時鐘發生單元將第一時鐘禁用為第一邏輯值并將第一反相時鐘禁用為第二邏輯值，以及
[0130]當第二重置信號被使能時，第二時鐘發生單元將第二時鐘禁用為第一邏輯值并將第二反相時鐘禁用為第二邏輯值。
[0131]技術方案10.根據技術方案7所述的時鐘發生電路，
[0132]其中，當參考重置信號被使能時，檢測信號發生單元使能檢測信號，以及
[0133]其中，當參考重置信號被禁用時，檢測信號發生單元在檢測到的第二時鐘的邏輯值是第一邏輯值時使能檢測信號，而在檢測到的第二時鐘的邏輯值是第二邏輯值時禁用檢測信號。
[0134]技術方案11.根據技術方案7所述的時鐘發生電路，
[0135]其中，當參考重置信號被使能時，檢測信號發生單元使能檢測信號，以及
[0136]其中，當參考重置信號被禁用時，檢測信號發生單元在檢測到的第二反相時鐘的邏輯值是第一邏輯值時使能檢測信號，而在檢測到的第二反相時鐘的邏輯值是第二邏輯值時禁用檢測信號。
[0137]技術方案12.根據技術方案7所述的時鐘發生電路，
[0138]其中，當參考重置信號被使能時，重置信號發生單元使能第一重置信號，以及
[0139]其中，當參考重置信號被禁用時，重置信號發生單元在參考時鐘的邊緣處禁用第一重置信號。
[0140]技術方案13.根據技術方案12所述的時鐘發生電路，
[0141]其中，當檢測信號被使能時，重置信號發生單元使能第二重置信號，以及
[0142]其中，當檢測信號被禁用時，重置信號發生單元在第一時鐘具有預定邏輯值時輸出第一重置信號作為第二重置信號。
[0143]技術方案14.一種時鐘發生電路，包括:
[0144]第一 D觸發器，適用于當第一重置信號被禁用時在參考時鐘的邊緣處將通過第一輸入節點輸入的信號輸出到第一輸出節點，將第一輸出節點的信號反相，以及將反相的信號反饋回第一輸入節點；
[0145]第二 D觸發器，適用于當第二重置信號被禁用時在具有與參考時鐘相反的相位的參考反相時鐘的邊緣處將通過第二輸入節點輸入的信號輸出到第二輸出節點，將第二輸出節點的信號反相，以及將反相的信號反饋回第二輸入節點；
[0146]第三D觸發器，適用于當參考重置信號被禁用時，在第一輸出節點的信號的邊緣處，將第二輸入節點的信號或第二輸出節點的信號輸出作為檢測信號；以及
[0147]第四D觸發器，適用于當檢測信號被禁用時，在第一輸出節點的信號具有預定邏輯值時，在參考時鐘的邊緣處，輸出第一重置信號作為第二重置信號。
[0148]技術方案15.根據技術方案14所述的時鐘發生電路，還包括:第五D觸發器，適用于當參考重置信號被禁用時，在參考時鐘的邊緣處輸出預定邏輯值作為第一重置信號。
[0149]技術方案16.根據技術方案14所述的時鐘發生電路，其中，當參考重置信號被禁用時，第三D觸發器輸出第二輸入節點的具有第一邏輯值的信號作為禁用的檢測信號，以及輸出第二輸入節點的具有第二邏輯值的信號作為使能的檢測信號。
[0150]技術方案17.根據技術方案14所述的時鐘發生電路，其中，當參考重置信號被禁用時，第三D觸發器輸出第二輸出節點的具有第一邏輯值的信號作為禁用的檢測信號，以及輸出第二輸出節點的具有第二邏輯值的信號作為使能的檢測信號。
[0151]技術方案18.根據技術方案14所述的時鐘發生電路，其中:
[0152]當第一重置信號被使能時，第一 D觸發器禁用第一輸出節點的信號，以及
[0153]當第二重置信號被使能時，第二 D觸發器禁用第二輸出節點的信號。
[0154]技術方案19.根據技術方案15所述的時鐘發生電路，其中，當參考重置信號被使能時，第五D觸發器使能第一重置信號。
[0155]技術方案20.—種時鐘發生電路，包括:
[0156]時鐘發生單元，適用于產生第一時鐘、具有與第一時鐘相反的相位的第一反相時鐘、具有與第一時鐘不同的相位的第二時鐘以及具有與第二時鐘相反的相位的第二反相時鐘；
[0157]相位比較單元，適用于比較第一時鐘的相位與第二時鐘的相位；以及
[0158]時鐘傳送單元，適用于根據基于比較結果的關系，傳送第一時鐘、第二時鐘、第一反相時鐘和第二反相時鐘作為第一輸出時鐘至第四輸出時鐘。
[0159]技術方案21.根據技術方案20的時鐘發生單元，
[0160]其中，當第一時鐘領先第二時鐘時，時鐘傳送單元傳送第一時鐘作為第一輸出時鐘，傳送第二時鐘作為第二輸出時鐘，傳送第一反相時鐘作為第三輸出時鐘，以及傳送第二反相時鐘作為第四輸出時鐘，
[0161]其中，當第二時鐘領先第一時鐘時，時鐘傳送單元傳送第一反相時鐘作為第一輸出時鐘，傳送第二時鐘作為第二輸出時鐘，傳送第一時鐘作為第三輸出時鐘，以及傳送第二反相時鐘作為第四輸出時鐘。
[0162]技術方案22.根據技術方案20所述的時鐘發生電路，
[0163]其中，當第一時鐘領先第二時鐘時，時鐘傳送單元傳送第一時鐘作為第一輸出時鐘，傳送第二時鐘作為第二輸出時鐘，傳送第一反相時鐘作為第三輸出時鐘，以及傳送第二反相時鐘作為第四輸出時鐘，
[0164]當第二時鐘領先第一時鐘時，時鐘傳送單元傳送第一時鐘作為第一輸出時鐘，傳送第二反相時鐘作為第二輸出時鐘，傳送第一反相時鐘作為第三輸出時鐘，以及傳送第二時鐘作為第四輸出時鐘。
[0165]技術方案23.根據技術方案20所述的時鐘發生單元，其中，時鐘發生單元產生第一輸出時鐘到第四輸出時鐘，使得第二輸出時鐘落后于第一輸出時鐘90°的相位量，第三輸出時鐘落后于第二輸出時鐘90°的相位量，以及第四輸出時鐘落后于第三輸出時鐘90°的相位量。
[0166]技術方案24.—種時鐘發生電路，包括:
[0167]第一時鐘發生單元，適用于通過將參考時鐘除以2來產生第一時鐘，以及通過將第一時鐘反相來產生第一反相時鐘；
[0168]第二時鐘發生單元，適用于通過將具有與參考時鐘相反的相位的參考反相時鐘除以2來產生第二時鐘，以及通過將第二時鐘反相來產生第二反相時鐘；
[0169]檢測單元，適用于在第一時鐘的邊緣處檢測第二時鐘的邏輯值或第二反相時鐘的邏輯值；
[0170]時鐘傳送單元，適用于根據基于比較結果的關系，傳送第一時鐘、第二時鐘、第一反相時鐘和第二反相時鐘作為第一輸出時鐘到第四輸出時鐘。
[0171]技術方案25.根據技術方案24所述的時鐘發生單元，其中:
[0172]檢測單元在第一時鐘的邊緣處檢測第二時鐘的邏輯值，
[0173]當檢測到的邏輯值是第一邏輯值時，時鐘傳送單元傳送第一時鐘作為第一輸出時鐘，傳送第二時鐘作為第二輸出時鐘，傳送第一反相時鐘作為第三輸出時鐘，以及傳送第二反相時鐘作為第四輸出時鐘，以及
[0174]當檢測到的邏輯值是第二邏輯值時，時鐘傳送單元傳送第一反相時鐘作為第一輸出時鐘，傳送第二時鐘作為第二輸出時鐘，傳送第一時鐘作為第三輸出時鐘，以及傳送第二反相時鐘作為第四輸出時鐘。
[0175]技術方案26.根據技術方案24所述的時鐘發生電路，其中:
[0176]檢測單元在第一時鐘的邊緣處檢測第二反相時鐘的邏輯值，
[0177]當檢測到的邏輯值是第一邏輯值時，時鐘傳送單元傳送第一時鐘作為第一輸出時鐘，傳送第二時鐘作為第二輸出時鐘，傳送第一反相時鐘作為第三輸出時鐘，以及傳送第二反相時鐘作為第四輸出時鐘，以及
[0178]當檢測到的邏輯值是第二邏輯值時，時鐘傳送單元傳送第一反相時鐘作為第一輸出時鐘，傳送第二時鐘作為第二輸出時鐘，傳送第一時鐘作為第三輸出時鐘，以及傳送第二反相時鐘作為第四輸出時鐘。
[0179]技術方案27.根據技術方案24所述的時鐘發生電路，其中，時鐘發生單元產生第一輸出時鐘至第四輸出時鐘，使得第二輸出時鐘落后于第一輸出時鐘90°的相位量，第三輸出時鐘落后于第二輸出時鐘90°的相位量，以及第四輸出時鐘落后于第三輸出時鐘90°的相位量。
【主權項】
1.一種時鐘發生電路，包括: 時鐘發生單元，適用于產生第一時鐘、具有與第一時鐘相反的相位的第一反相時鐘、具有與第一時鐘不同的相位的第二時鐘以及具有與第二時鐘相反的相位的第二反相時鐘；以及 重置控制單元，適用于比較第一時鐘的相位與第二時鐘的相位，并且當第二時鐘領先第一時鐘時，控制時鐘發生單元以禁用第二時鐘和第二反相時鐘，然后使能第二時鐘和第二反相時鐘。2.根據權利要求1所述的時鐘發生電路，其中: 第一時鐘通過將參考時鐘除以2而產生，以及 第二時鐘通過將具有與參考時鐘相反的相位的參考反相時鐘除以2而產生。3.根據權利要求1所述的時鐘發生電路，其中，重置控制單元控制時鐘發生單元以在第二時鐘在第一時鐘的邊緣處具有第一邏輯值時，禁用第二時鐘和第二反相時鐘，然后使能第二時鐘和第二反相時鐘。4.根據權利要求1所述的時鐘發生電路，其中，重置控制單元控制時鐘發生單元以在第二反相時鐘在第一時鐘的邊緣處具有第一邏輯值時，禁用第二時鐘和第二反相時鐘，然后使能第二時鐘和第二反相時鐘。5.根據權利要求1所述的時鐘發生電路，其中，時鐘發生單元產生第一時鐘和第二時鐘以及第一反相時鐘和第二反相時鐘，使得第二時鐘落后于第一時鐘90°的相位量，第一反相時鐘落后于第二時鐘90°的相位量，以及第二反相時鐘落后于第一反相時鐘90°的相位量。6.根據權利要求2所述的時鐘發生電路， 其中，在初始化期間，重置控制單元控制時鐘發生單元以在參考時鐘的邊緣處使能第一時鐘和第一反相時鐘，以及 其中，在初始化期間，在第一時鐘和第一反相時鐘被使能之后，重置控制單元控制時鐘發生單元以在參考反相時鐘的邊緣處使能第二時鐘和第二反相時鐘。7.—種時鐘發生電路，包括: 第一時鐘發生單元，適用于產生第一時鐘和具有與第一時鐘相反的相位的第一反相時鐘，當第一重置信號被使能時禁用第一時鐘和第一反相時鐘，以及當第一重置信號被禁用時使能第一時鐘和第一反相時鐘； 第二時鐘發生單元，適用于產生具有與第一時鐘不同的相位的第二時鐘和具有與第二時鐘相反的相位的第二反相時鐘，當第二重置信號被使能時禁用第二時鐘和第二反相時鐘，以及當第二重置信號被禁用時使能第二時鐘和第二反相時鐘； 檢測信號發生單元，適用于通過在第一時鐘的邊緣處檢測第二時鐘和第二反相時鐘的邏輯值來產生檢測信號；以及 重置信號發生單元，適用于在檢測信號被使能時，響應于參考重置信號來產生第一重置信號，以及響應于第一重置信號來產生第二重置信號。8.—種時鐘發生電路，包括: 第一 D觸發器，適用于當第一重置信號被禁用時在參考時鐘的邊緣處將通過第一輸入節點輸入的信號輸出到第一輸出節點，將第一輸出節點的信號反相，以及將反相的信號反饋回第一輸入節點； 第二 D觸發器，適用于當第二重置信號被禁用時在具有與參考時鐘相反的相位的參考反相時鐘的邊緣處將通過第二輸入節點輸入的信號輸出到第二輸出節點，將第二輸出節點的信號反相，以及將反相的信號反饋回第二輸入節點； 第三D觸發器，適用于當參考重置信號被禁用時，在第一輸出節點的信號的邊緣處，將第二輸入節點的信號或第二輸出節點的信號輸出作為檢測信號；以及 第四D觸發器，適用于當檢測信號被禁用時，在第一輸出節點的信號具有預定邏輯值時，在參考時鐘的邊緣處，輸出第一重置信號作為第二重置信號。9.一種時鐘發生電路，包括: 時鐘發生單元，適用于產生第一時鐘、具有與第一時鐘相反的相位的第一反相時鐘、具有與第一時鐘不同的相位的第二時鐘以及具有與第二時鐘相反的相位的第二反相時鐘；相位比較單元，適用于比較第一時鐘的相位與第二時鐘的相位；以及時鐘傳送單元，適用于根據基于比較結果的關系，傳送第一時鐘、第二時鐘、第一反相時鐘和第二反相時鐘作為第一輸出時鐘至第四輸出時鐘。10.一種時鐘發生電路，包括: 第一時鐘發生單元，適用于通過將參考時鐘除以2來產生第一時鐘，以及通過將第一時鐘反相來產生第一反相時鐘； 第二時鐘發生單元，適用于通過將具有與參考時鐘相反的相位的參考反相時鐘除以2來產生第二時鐘，以及通過將第二時鐘反相來產生第二反相時鐘； 檢測單元，適用于在第一時鐘的邊緣處檢測第二時鐘的邏輯值或第二反相時鐘的邏輯值； 時鐘傳送單元，適用于根據基于比較結果的關系，傳送第一時鐘、第二時鐘、第一反相時鐘和第二反相時鐘作為第一輸出時鐘到第四輸出時鐘。
【文檔編號】H03K3/02GK105958973SQ201510634298
【公開日】2016年9月21日
【申請日】2015年9月29日
【發明人】崔海郎, 金龍珠, 權大漢, 姜信德
【申請人】愛思開海力士有限公司