一種同時實現計算加速和pciessd存儲的fpga方法
【專利說明】一種同時實現計算加速和PC IESSD存儲的FPGA方法
[0001]
技術領域
[0002]本發明涉及一種FPGA方法，具體是一種同時實現計算加速和PCIE SSD存儲的FPGA方法。
【背景技術】
[0003]隨著信息化的快速發展，高密度計算需求越來越多，對單服務器節點的計算能力和存儲10(輸入/輸出)能力要求越來越高。目前，企業市場廣泛采用PCIE SSD提高存儲的1能力；而對于計算能力，一般采用GPlKGraphics Processing Unit)加速卡或者FPGA加速卡。企業級GPU加速卡雖然計算能力強，但價格貴，功耗高，增加了企業成本。而FPGA加速卡相對GPU加速卡價格較低，功耗低，但同時使用PCIE SSD和FPGA加速卡，不但要占用多個服務器槽位，而且增加更多的功耗，增加了企業的成本。
【發明內容】
[0004]本發明的目的在于提供一種同時實現計算加速和PCIESSD存儲的FPGA方法，以解決上述【背景技術】中提出的問題。
[0005]為實現上述目的，本發明提供如下技術方案:
一種同時實現計算加速和PCIE SSD存儲的FPGA方法，使用了一片FPGA，FPGA內集成了SSD控制器和算法加速器，FPGA內還包含了SSD控制器，所述SSD控制器由FPGA內邏輯實現，管理和控制SSD的閃存陣列，SSD控制器通過PCIE接口與服務器節點通信。
[0006]作為本發明進一步的方案:所述算法加速器由FPGA邏輯實現，通過PCIE接口與服務器節點通信。
[0007]作為本發明進一步的方案:所述FPGA內還包含了DDR控制器。
[0008]作為本發明再進一步的方案:所述FPGA內還包含了直接內存讀取模塊DMA，直接內存讀取模塊DMA分別連接SSD控制器、DDR控制器和算法加速器。
[0009]與現有技術相比，本發明的有益效果是:本發明在一個PCIE設備上實現了算法加速和SSD存儲兩個功能，減少了布局難度，降低了服務器節點的整體功耗，降低了企業的成本。
【附圖說明】
[0010]圖1為同時實現計算加速和PCIESSD存儲的FPGA方法的結構示意圖；圖2為同時實現計算加速和PCIE SSD存儲的FPGA方法的流程圖。
【具體實施方式】
[0011]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0012]請參閱圖1，本發明實施例中，一種同時實現計算加速和PCIESSD存儲的FPGA方法，使用了一片FPGA，FPGA內集成了 SSD控制器和算法加速器，FPGA內還包含了 SSD控制器，所述SSD控制器由FPGA內邏輯實現，管理和控制SSD的閃存陣列，SSD控制器通過PCIE接口與服務器節點通信;所述算法加速器由FPGA邏輯實現，通過PCIE接口與服務器節點通信;所述FPGA內還包含了 DDR控制器;所述FPGA內還包含了直接內存讀取模塊DMA，直接內存讀取模塊DMA分別連接SSD控制器、DDR控制器和算法加速器。
[0013]本發明的工作原理是:請參閱圖1，服務器節點通過PCIE接口和FPGA通信;FPGA內部直接內存讀取模塊DMA實現PCIE TLPCTransact1n Layer Package)協議層封裝和解析，獲取命令，分發和匯聚數據，上報中斷;SSD控制器接收直接內存讀取模塊DMA分發的命令和數據，根據命令控制NAND FLASH陣列;算法加速器接收直接內存讀取模塊DMA分發的命令和數據，根據命令做相應算法的計算;DDR控制器為直接內存讀取模塊DMA和算法加速器緩存數據。
[0014]本發明的實現步驟如下:1、根據實際計算密度需求和SSD容量選擇合適資源的FPGA、NAND FLASH、DDR SDRAM，按照圖1所示，設計硬件。
[0015]2、根據圖2所示FPGA工作流程圖編寫關鍵模塊直接內存讀取模塊DMA的RTL(Register Transfer Level)代碼。
[0016]3、根據圖1定義的FPGA內部結構在FPGA頂層例化、連接各個功能模塊，編寫FPGA的RTL頂層代碼。
[0017]4、根據圖2所示的FPGA工作流程圖編寫仿真平臺，完成系統仿真。
[0018]5、在FPGA編譯工具中添加時序約束，編譯RTL代碼，得到燒錄文件。
[0019]6、根據圖2所示流程圖編寫相應的軟件驅動。
[0020]對于本領域技術人員而言，顯然本發明不限于上述示范性實施例的細節，而且在不背離本發明的精神或基本特征的情況下，能夠以其他的具體形式實現本發明。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本發明的范圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和范圍內的所有變化囊括在本發明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。
[0021]此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。
【主權項】
1.一種同時實現計算加速和PCIE SSD存儲的FPGA方法，其特征在于，使用了一片FPGA，FPGA內集成了 SSD控制器和算法加速器，FPGA內還包含了 SSD控制器，所述SSD控制器由FPGA內邏輯實現，管理和控制SSD的閃存陣列，SSD控制器通過PCIE接口與服務器節點通信。2.根據權利要求1所述的同時實現計算加速和PCIESSD存儲的FPGA方法，其特征在于，所述算法加速器由FPGA邏輯實現，通過PCIE接口與服務器節點通信。3.根據權利要求1所述的同時實現計算加速和PCIESSD存儲的FPGA方法，其特征在于，所述FPGA內還包含了DDR控制器。4.根據權利要求1所述的同時實現計算加速和PCIESSD存儲的FPGA方法，其特征在于，所述FPGA內還包含了直接內存讀取模塊DMA，直接內存讀取模塊DMA分別連接SSD控制器、DDR控制器和算法加速器。
【專利摘要】本發明公開了一種同時實現計算加速和PCIE？SSD存儲的FPGA方法，使用了一片FPGA，FPGA內集成了SSD控制器和算法加速器，FPGA內還包含了SSD控制器，所述FPGA內還包含了直接內存讀取模塊DMA，直接內存讀取模塊DMA分別連接SSD控制器、DDR控制器和算法加速器。本發明在一個PCIE設備上實現了算法加速和SSD存儲兩個功能，減少了布局難度，降低了服務器節點的整體功耗，降低了企業的成本。
【IPC分類】G06F13/28, G06F13/16, G06F15/78
【公開號】CN105677595
【申請號】CN201610039292
【發明人】肖飛
【申請人】方一信息科技（上海）有限公司
【公開日】2016年6月15日
【申請日】2016年1月21日