半導體結構及nldmos器件的制作方法
【技術領域】
[0001]本發明涉及半導體領域，且特別涉及一種半導體結構及NLDMOS器件。
【背景技術】
[0002]BCD工藝為在同一芯片上制作雙極晶體管(Bipolar Junct1n Transistor，BJT)、互補型金屬氧化物半導體(CMOS)、擴散金屬氧化物半導體(DMOS)的工藝。在B⑶工藝中為縮短NLDMOS器件的溝道長度，降低導通電阻，在源端采用了自對準注入的P型本體。但在
0.1Sum及更先進工藝中，受限于多晶硅厚度或其對雜質注入的阻擋能力，使NLDMOS器件的開啟電壓對P型本體的注入劑量非常敏感，工藝不穩定，且溝長較長，導通電阻依舊較大。
[0003]在現有NLDMOS器件的制作過中，P型本體的注入如圖1所示。由于離子注入具有一定的角度，由于多晶硅層300’對雜質注入的阻擋能力較弱，而光刻膠500’對雜質注入的阻擋能力更弱，圖1中粗黑線所示的注入線剛好能夠斜向穿透光刻膠500’及多晶硅層300’，從而在硅襯底100’中形成了一個較長的溝道區L’，大幅度增加了NLDMOS器件的導通電阻。
【發明內容】
[0004]本發明為了克服現有NLDMOS器件因注入形成較長的溝道區從而具有較大的導通電阻的問題，提供一種可減小注入時溝長進而降低導通電阻的半導體結構及NLDMOS器件。
[0005]為了實現上述目的，本發明提供一種半導體結構包括硅襯底、形成在硅襯底一側的場氧化層和柵氧化層;形成在場氧化層和柵氧化層上方的多晶硅層；形成在多晶硅層上方的阻擋層，阻擋層對雜質的阻擋能力大于多晶硅層；以及形成在阻擋層上的掩膜層。掩膜層上具有至少一個窗口，經光刻后至少一個窗口暴露出娃襯底一側的表面，以柵氧化層、多晶硅層、阻擋層和掩膜層為掩膜在至少一個窗口處對硅襯底進行離子注入。
[0006]于本發明一實施例中，阻擋層為氮化娃層，阻擋層的厚度為1000埃?10000埃。
[0007]于本發明一實施例中，半導體結構還包括緩沖層，緩沖層形成在多晶硅層和阻擋層之間，緩沖層的厚度為50埃?200埃。
[0008]于本發明一實施例中，緩沖層為硅化物層。
[0009]于本發明一實施例中，緩沖層為二氧化硅層。
[0010]相對應的，本發明還提供一種NLDMOS器件，NLDMOS器件的制作過程中包括上述任一項所述的半導體結構。
[0011]綜上所述，本發明提供的半導體結構及NLDMOS器件與現有技術相比，具有以下優占.V.
[0012]通過在多晶硅上形成阻擋層，阻擋層的雜質阻擋能力大于多晶硅層，在NLDMOS器件的制作過程中，當通過窗口進行具有一定角度的離子注入時，阻擋層對注入的離子進行阻擋，減小斜向穿透掩膜層、阻擋層和多晶硅層進入硅襯底的離子，從而有效縮短在離子注入過程中沿橫向擴展的溝道區，達到降低NLDMOS器件導通電阻的目的。
[0013]為避免多晶硅層和阻擋層之間因晶格失配而產生過大的應力，設置在阻擋層和多晶硅層之間具有緩沖層。為與多晶硅層晶格匹配，設置緩沖層為硅化物層。
[0014]為讓本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。
【附圖說明】
[0015]圖1所示為現有的NLDMOS器件在進行離子注入時的結構示意圖。
[0016]圖2所示為本發明一實施例提供的半導體結構的結構示意圖。
[0017]圖3所示在制作NLDMOS器件是在圖2的結構上進行離子注入的結構示意圖。
【具體實施方式】
[0018]如圖1所示，由于多晶硅的晶向排列不規則，其對雜質的阻擋能力較弱，而光刻膠的阻擋效果更差，因此在進行NLDMOS器件制作過程中，當進行具有一定角度的離子注入時，注入的離子很容易斜向穿透光刻膠、多晶硅層和柵氧化層進入硅襯底(如圖1中粗黑線所示)并在硅襯底上形成較長的橫向擴展溝道L’。該較長的橫向擴展溝道大大增加了 NLDMOS器件的導通電阻，從而對NLDMOS器件的開啟電壓造成很大的影響。
[0019]有鑒于此，申請經過研究后提供一種可更好的對注入的離子進行阻擋從而減小橫向擴展溝道的半導體結構。該半導體結構包括娃襯底1 O、形成在娃襯底一側的場氧化層200和柵氧化層700。形成在場氧化層200和柵氧化層700上方的多晶硅層300，形成在多晶硅層300上方的阻擋層400，阻擋層400對雜質的阻擋能力大于多晶硅層300;以及形成在阻擋層400上的掩膜層500。掩膜層500上具有至少一個窗口，經光刻后至少一個窗口暴露出娃襯底100—側的表面，以柵氧化層700、多晶硅層300、阻擋層400和掩膜層500為掩膜在至少一個窗口處對硅襯底100進行離子注入。
[0020]于本實施例中，所述掩膜層500為光刻膠層。然而，本發明對此不作任何限定。
[0021]如圖2所示，本實施例提供的半導體結構通過在多晶硅層300和掩膜層500之間增加對注入離子具有更強阻擋能力的阻擋層400，阻擋層400可減小斜向穿透離子，從而達到縮短橫向擴展溝道的目的(圖2中溝道L的長度遠遠小于圖1中溝道的長度L ’)，進而達到降低注入時導通電阻。于本實施例中，阻擋層400為氮化硅層，阻擋層400的厚度為5000埃。然而，本發明對阻擋層400的具體材料不作任何限定，厚度可為1000埃?10000埃內的其它值。
[0022]由于多晶硅層300和氮化硅之間晶格相差較大，兩者之間晶格不匹配從而造成較大的應力，為解決該問題，于本實施例中，多晶硅層300和阻擋層400之間還設置有緩沖層600，緩沖層600的厚度為50埃?200埃。于本實施例中，緩沖層600為二氧化硅層。然而，本發明對此不作任何限定。于其它實施例中，緩沖層600可為其它硅化物層。
[0023]相對應的，本發明還提供一種NLDMOS器件，該NLDMOS器件在制作過程中包括本實施例提供的半導體結構。
[0024]綜上所述，通過在多晶硅上形成阻擋層，阻擋層的雜質的阻擋能力大于多晶硅層，在NLDMOS器件的制作過程中，當通過窗口進行具有一定角度的離子注入時，阻擋層對注入的離子進行阻擋，減小斜向穿透掩膜層、阻擋層和多晶硅層進入硅襯底的離子，從而有效縮短在離子注入過程中沿橫向擴展的溝道區，達到降低NLDMOS器件導通電阻的目的。
[0025]為避免多晶硅層和阻擋層之間因晶格失配而產生過大的應力，設置在阻擋層和多晶硅層之間具有緩沖層。為與多晶硅層晶格匹配，設置緩沖層為硅化物層。
[0026]雖然本發明已由較佳實施例揭露如上，然而并非用以限定本發明，任何熟知此技藝者，在不脫離本發明的精神和范圍內，可作些許的更動與潤飾，因此本發明的保護范圍當視權利要求書所要求保護的范圍為準。
【主權項】
1.一種半導體結構，其特征在于，包括: 硅襯底； 形成在硅襯底一側的場氧化層和柵氧化層； 形成在場氧化層和柵氧化層上方的多晶硅層； 形成在多晶硅層上方的阻擋層，所述阻擋層對雜質的阻擋能力大于多晶硅層，以及形成在阻擋層上的掩膜層，所述掩膜層上具有至少一個窗口，經光刻后所述至少一個窗口暴露出硅襯底一側的表面，以柵氧化層、多晶硅層、阻擋層和掩膜層為掩膜在所述至少一個窗口處對硅襯底進行離子注入。2.根據權利要求1所述的半導體結構，其特征在于，所述阻擋層為氮化硅層，所述阻擋層的厚度為1000埃?10000埃。3.根據權利要求1所述的半導體結構，其特征在于，所述半導體結構還包括緩沖層，所述緩沖層形成在多晶硅層和阻擋層之間，所述緩沖層的厚度為50埃?200埃。4.根據權利要求3所述的半導體結構，其特征在于，所述緩沖層為硅化物層。5.根據權利要求4所述的半導體結構，其特征在于，所述緩沖層為二氧化硅層。6.一種NLDMOS器件，其特征在于，在所述NLDMOS器件的制作過程中包括如權利要求1?5任一項所述的半導體結構。
【專利摘要】本發明提供一種半導體結構包括硅襯底、形成在硅襯底一側的場氧化層和柵氧化層；形成在場氧化層和柵氧化層上方的多晶硅層；形成在多晶硅層上方的阻擋層，阻擋層對雜質的阻擋能力大于多晶硅層；以及形成在阻擋層上的掩膜層。掩膜層上具有至少一個窗口，經光刻后至少一個窗口暴露出硅襯底一側的表面，以柵氧化層、多晶硅層、阻擋層和掩膜層為掩膜在至少一個窗口處對硅襯底進行離子注入。
【IPC分類】H01L29/78, H01L29/06
【公開號】CN105514167
【申請號】CN201510991399
【發明人】韓廣濤, 陸陽, 黃必亮, 周遜偉
【申請人】杰華特微電子（杭州）有限公司
【公開日】2016年4月20日
【申請日】2015年12月24日