復合鍍膜、其制備方法和電子元件的制作方法
【專利摘要】本發明提供了一種復合鍍膜,所述復合鍍膜位于基材上,且包含多層亞光錫鍍膜和位于所述多層亞光錫鍍膜與所述基材之間的鎳阻擋層,其中在從基材到所述多層亞光鍍錫膜頂表面的方向上,所述多層亞光錫鍍膜包括自底層至頂層依次交替疊加的第一錫鍍層和第二錫鍍層,所述第一錫鍍層以第一電流密度電鍍形成,所述第二錫鍍層以小于第一電流密度的第二電流密度電鍍形成。在冷熱循環和/或高溫濕熱條件下,本發明的復合鍍膜仍然能夠有效抑制錫鍍層表面的晶須生長。
【專利說明】
復合媳膜、其制備方法和電子元件
技術領域
[0001] 本發明設及錫電鍛膜領域,特別設及能夠抗晶須生長的錫電鍛膜及其制備方法。
【背景技術】
[0002] 純錫鍛層由于其可與無鉛共晶合金Sn-Ag-化焊料良好融合,并且仍可沿用W前 錫鉛鍛層的生產設備及生產線,經濟成本較低等優點而得到了廣泛關注,已廣泛適用于1C 引腳、連接器或母線中。然而純錫鍛層代替錫鉛鍛層需要解決的關鍵性問題就是錫須的自 發生長。錫須是在純錫或者錫基合金鍛層表面自發生長出的一種細長的錫的單晶體,錫須 的存在會造成相鄰焊點或引線短路而引發故障,使得電子電氣元件的性能和壽命顯著下 降,對電子產品小型化趨勢造成嚴重阻礙。
[0003] W往錫須生長可W通過在Sn中添加3%左右的化合金化后便可有效抑制晶須生 長,主要是由于Pb對Sn的晶界遷移有阻礙作用,并且其鍛層應力水平比純錫要低很多,界 面處的IMC生長速度也較純錫慢。但是由于歐洲肥邸和Ro服對毒性元素 Pb等的禁止使 用,電子封裝工業開始進入無鉛時代,因此必須研發其他替代方法。
[0004] Horvath 等[B. Horvath, B. Illes, Τ. Shinohara, G. Harsanyi, Thin Solid Films 520 (2011) 384 ;M. N. Chen, S. J. Ding, Q. Q. Sun, D. W. Zhang, L. K. Wang, J. Electron. Mater. 37 (2008) 894. ;A. Dimitrovska, R. Kovacevic, J. Electron. Mater. 38 (2009) 2516 ;Y. Wang, D. Ding, T. Liu, K. P. Galuschki, Y. Hu, A. Gong, S. Bai, M. Li,化Mao, ICEPT-HDP (2010) 980]認為在基體金屬如銅合金上預鍛一層儀阻擋層,再電鍛可 焊性純錫鍛層可明顯抑制晶須的生長,主要是由于阻擋層的存在阻止了基體元素化向Sn 鍛層中擴散,減小了化/Sn界面的反應速度,同時儀阻擋層主要呈現出對錫須生長不利的 反向應力即拉應力,達到減小錫須生長驅動力的目的。國際上建議預鍛儀層厚度應不小于 0. 5 μ m。并且,現有技術中公開的預鍛儀層一般用于減少在引線框架成型彎曲時導致的裂 縫生成,而在濕熱環境條件下,特別是在冷熱循環條件下錫須生長較嚴重。因此需要一種能 夠對抗濕熱環境和冷熱循環條件下的錫須生長的方法。
【發明內容】
陽0化]為了抑制錫鍛層在冷熱循環和/或高溫濕熱條件下的晶須生長,本發明提供了一 種復合鍛膜,其包含多層亞光錫鍛膜和位于所述多層亞光錫鍛膜之下的儀阻擋層,其中所 述多層亞光錫鍛膜包括自底層至頂層W此交替疊加的第一錫鍛層和第二錫鍛層,所述第一 錫鍛層W第一電流密度電鍛形成,所述第二錫鍛層W小于第一電流密度的第二電流密度電 鍛形成。高溫高濕條件一般是指在85% RH或W上的相對濕度條件下,溫度在55°C W上,例 如55°C至85°C范圍內的條件,可W是存儲條件,更優選是電子元件的使用條件。通過儀阻 擋層與多層亞光錫鍛膜的組合使用,增強了在冷熱循環和高溫高濕條件下抗晶須生長的能 力,使其能夠耐受更長時間的高溫高濕存儲條件,并且鍛膜表面更加平整,避免了凹坑和裂 紋的出現。所述多層亞光錫鍛膜可W為兩層或Ξ層,通過利用不同的電流密度電鍛使錫鍛 膜分層,可w調節所鍛的錫的晶粒大小,從而釋放應力,避免錫須的產生。
[0006] 在一個優選的實施方式中,所述多層亞光錫鍛膜中各層的錫純度為至少 99. 9wt %,優選至少99. 95wt %,其余為雜質,雜質主要包括碳、氧、銅、鐵、憐等,其主要來自 基材和下述鍛液中的添加劑如甲橫酸、整平劑等。高純度的錫保證了其可焊性,并且由于基 本不含鉛,減少了對環境的污染。純度不高的錫雖然晶須生長較少,但是不能滿足作為錫鍛 層本身所需的可焊性等條件。
[0007] 在一個優選的實施方式中,所述儀阻擋層厚度為0. 5微米W下。發明人意外發現, 儀阻擋層厚度為0.5微米W下時,其抑制晶須的效果更加明顯,并且更少出現凹坑和裂紋, 從而使得鍛膜表面更加平坦。此外,大于0. 5微米的鍛儀層在彎折的引腳上更加容易開裂, 從而進一步影響鍛錫層,可能導致鍛錫層的開裂。
[0008] 在一個優選實施方式中,所述多層亞光錫鍛膜的厚度總和為6微米。為了在一定 程度上抗錫須生長,業界采用的傳統可焊性錫鍛層厚度一般為8~10微米,本發明通過利 用儀阻擋層和多層亞光錫鍛膜的組合進一步降低了錫鍛層厚度,從而進一步節省了成本。
[0009] 在一個優選的實施方式中,所述第一電流密度在5至25A/dm2范圍內,優選為10 至20A/血2,更優選為13至18A/血2;且所述第二電流密度為2. 5至20A/血2范圍內,優選為 5至15A/dm2,更優選為8至12A/dm2。第一電流密度與第二電流密度之差優選為2至10A/ 血2,更優選為4至84/血2,特別優選為約54/血2。電鍛各層第一錫鍛層時所采用的第一電 流密度可W相同或不同,只要第二錫鍛層所采用的第二電流密度小于與之相鄰的第一錫鍛 層所采用的第一電流密度。本領域已知鍛錫時如果電流密度低,則結晶細膩、柔軟,沉積速 度慢,但生產效率低;而電流密度高則結晶粗大(嚴重時燒焦、粉末狀)、硬度高,但沉積速 度快,生產效率高。發明人結合各方面因素選擇上述電流密度,得到具有更好結晶性質和表 面形態的錫鍛層,并且能夠具有較高的生產效率。
[0010] 本發明還提供了制備上述復合鍛膜的方法,所述方法包括如下步驟:在基材上形 成儀阻擋層;在儀阻擋層上W第一電流密度電鍛形成第一錫鍛層;在第一錫鍛層上W小于 第一電流密度的第二電流密度形成第二錫鍛層;和可選地,在第二錫鍛層上根據需要依次 重復形成第一錫鍛層和第二錫鍛層。
[0011] 在一個優選的實施方式中,所述第一電流密度在5至25A/dm2范圍內,優選為10 至20A/血2,更優選為13至18A/血2;且所述第二電流密度為2. 5至20A/血2范圍內,優選為 5至15A/血2,更優選為8至12A/血2。第一電流密度與第二電流密度之差優選為2至10A/ 血2,更優選為4至84/血2,特別優選為約54/血2。電鍛各層第一錫鍛層時所采用的第一電 流密度可W相同或不同,只要第二錫鍛層所采用的第二電流密度小于與之相鄰的第一錫鍛 層所采用的第一電流密度。本領域已知鍛錫時如果電流密度低,則結晶細膩、柔軟,沉積速 度慢,但生產效率低;而電流密度高則結晶粗大(嚴重時燒焦或呈粉末狀)、硬度高,但沉積 速度快,生產效率高。發明人結合各方面因素選擇上述電流密度,得到具有更好結晶性質和 表面形態的錫鍛層,并且能夠具有較高的生產效率。
[0012] 本發明進一步提供了一種電子元件,包括基材和所述基材之上的上述復合鍛膜。
[0013] 在一個優選的實施方式中,所述基材由選自塑料、樹脂、銅和銅合金中至少一種的 材料制成。
[0014] 在一個優選的實施方式中,所述電子元件選自引線框、半導體封裝物、忍片元件、 連接器和母線。
【附圖說明】
[0015] 圖1為不同厚度儀阻擋層的原子力顯微鏡AFM照片,其中儀阻擋層的厚度分別為 (a) 1 μηι,(b)0. 5 μηι,(c)0. 1 μηι,(d)0. 05 μηι。襯底金屬為社制的C194合金錐化微觀表面 上有凸凹不平的社制痕跡,隨著電鍛儀阻擋層厚度的增加,社制痕跡逐漸消失趨于平整;
[0016] 圖2為雙層亞光錫(3 μ m/3 μ m)鍛層的表面形貌的掃描電鏡沈Μ照片,儀阻擋層 厚度分別為(a) 0. 5 μ m,化)0. 1 μ m,(C) 0. 05 μ m ; 陽017] 圖3為經2000次冷熱循環測試后的對比例1和2的表面形貌,其均采用了 10 μm 厚亞光Sn鍛層,其各自的儀阻擋層厚度分別為(a) :1μπι(對比例1),(b) :0.05μπι(對比 例2);
[0018] 圖4為經2000次冷熱循環測試后的本發明示例性實施方式的復合鍛層表面形貌, 均采用6 μ m厚單層亞光Sn鍛層(1 μ m/5 μ m),其儀阻擋層厚度分別為(a) 1 μ m (實施例1), 化)0. 05μπι (實施例。;
[0019] 圖5為經過2000次冷熱循環測試后的本發明示例性實施方式的復合鍛層表面 形貌,均采用亞光雙層Sn鍛層(1μπι/5μπι),儀阻擋層厚度分別為(a)lym(實施例1), 化)0.05μm(實施例リ;
[0020] 圖6為經過2000次冷熱循環測試后的本發明示例性實施方式的復合鍛層表面形 貌,均采用亞光雙層Sn鍛層(3 μ m/3 μ m),儀阻擋層厚度分別為(a) 0. 5 μ m(實施例3), 化)0. 1 μ m (實施例 4),(c) 0. 05 μ m (實施例 5);
[0021] 圖7為經過2000小時85°C /85% RH存儲后的本發明示例性實施方式的復合鍛層 表面形貌,均采用雙層Sn (3 μ m/3 μ m)鍛層,儀阻擋層厚度分別為(a) 0.5 μ m(實施例3), 化)0. 1 μ m (實施例 4),(c) 0. 05 μ m (實施例 5);
[0022] 圖8為PCB樣品的亞光錫鍛膜經-40°C至125°C熱循環測試3000次后的表面形貌, 作為對比例5。
【具體實施方式】
[0023] 下文中結合具體實施例對本發明的實施方式進行示例性描述,但是運些實施例并 不意味著任何程度對本發明保護范圍的限定。
[0024] 在本文中,說明位置關系時所使用的術語"上""下"等,是指的其相對位置關系, 而不是絕對的"上"或"下"的位置,本領域技術人員應理解其所指代的技術方案。 陽0巧]本發明
【申請人】在專利CN103317790A中曾提出制備了多層亞光純錫鍛層,發現電 流密度不同的雙層亞光錫膜對錫須生長有一定的抑制作用。為了進一步增強在冷熱循環和 高溫高濕條件下抗晶須生長的能力,本發明采取了用上述雙層錫膜作為可焊層并且在可焊 層和銅襯底材料之間制備基于氨基橫酸儀鍛液的儀阻擋層來加強抑制錫須生長的雙重抑 制措施。在現有技術中,儀阻擋層一般用來減少在常溫條件下引線框架成型彎曲時導致的 裂縫生成,因此一般用在常溫使用的電子元件中。而對于需要在較為嚴苛的環境下使用的 電子元件,例如高溫高濕條件或者冷熱循環的條件下,其錫須生長或問題更加嚴重,因此需 要能夠對抗高溫高濕條件或者冷熱循環的避免錫須生長的電子元件。研究過程中,發明人 發現雖然預鍛1 μ m儀鍛層能夠達到在濕熱環境條件下抑制晶須生長,但是其在冷熱循環 條件下錫須生長較嚴重。而發明人意外發現,當儀阻擋層與本發明的多層亞光錫鍛膜組合 使用時,不但減少了裂縫的形成,還增強了其在冷熱循環條件和高溫高濕條件下抗錫須生 長的能力。
[00%] 特別是在儀阻擋層小于等于0. 5微米的情況下,能夠得到更加平坦的錫鍛膜表 面,并且即使經歷很多次冷熱循環,例如兩千次W上,仍然能夠抑制晶須的生長。而且減少 了晶須脫落導致的凹坑的出現和裂紋的產生。
[0027] 制備例
[0028] 根據本發明一個實施方式,制備一種可加強抑制純錫鍛層表面錫須生長的雙層錫 和儀阻擋層的復合鍛層,抗環境錫須生長的同時,減少了純錫鍛層的厚度。
[0029] 儀阻擋層的電鍛沉積:
[0030] 本發明所提供的儀阻擋層的制備按照表1的鍛液配方及參數進行電鍛。
[0031] 表1氨基橫酸儀鍛液配方及實驗條件
[0032]
[0033] 然后在儀阻擋層上,沉積雙層亞光錫鍛膜。本制備例中使用了專利申請號 CN103317790A的鍛液和工藝制備雙層錫鍛層,第一層(底層)電流密度為15A/dm2,第二 層(表層)錫電流密度為5A/dm2,厚度分別設計為1 μπι(表層)/5 μπι(底層),3 μπι(表 層)/3 μ m(底層),總厚度均為6 μ m。使用上海新陽半導體材料有限公司的高速亞光錫鍛 液(包含 170mL/L SYT820、50血/LSYT5370、180mL/L SYT810),電鍛溫度為 40°C。為了在一 定程度上抗錫須生長,業界采用的傳統可焊性錫鍛層厚度一般為8~10 μ m,從可焊性角度 講,不小于6 μ m即可達到可焊性要求,6 μ m厚的雙層錫又可進一步節省成本。
[0034] AFM測試不同厚度Ni阻擋層的表面形貌。圖1為不同厚度儀阻擋層的AFM照片。 襯底金屬為社制的C194合金錐片,微觀表面上有凸凹不平的社制痕跡,隨著電鍛儀阻擋層 厚度的增加,社制痕跡逐漸消失趨于平整。
[0035] 圖2為在不同厚度儀阻擋層上電鍛雙層Sn鍛層表面形貌照片,表面均比較平整不 受儀阻擋層形貌影響。各個實施例和對比例的電鍛的Ni和Sn鍛層厚度通過X射線測厚儀 進行測量記錄在表2中。
[0036] 評價例 W37] 測試方法:
[003引在本發明中使用濕熱測試(TH)和冷熱循環(TCT)測試對多層錫膜的晶須抑制效 果進行模擬測試。在測試之前,分別將儀層和雙層亞光錫鍛膜沉積在沖制的平面狀C194引 線框架合金上,在150°C下退火1小時,然后分別對退火態樣品進行濕熱測試和冷熱循環測 試。
[0039] 預鍛儀的雙層錫樣品的濕熱測試:在85°C和85% RH的高溫高濕條件下存儲2000 小時。在55°C /85% RH的高溫高濕條件下存儲4000小時。 W40] 預鍛儀的雙層錫樣品的冷熱循環測試:在-55°C至125°C下完成循環2000次,高溫 和低溫時均持續10分鐘。
[0041] 采用場發射電子掃描顯微鏡(陽I Siron200)在50-50000放大倍數下觀察樣品表 面形貌。
[0042] 測試結果見表2所示。 W43] 表2樣品參數及TCT和TH測試結果。
[0044]
[0046] 參見表2和圖3至圖8可見,本發明的復合鍛膜(雙層亞光錫鍛層與儀阻擋層的組 合)能夠耐受更長時間的高溫高濕環境和更多次的冷熱循環,而不會產生晶須、裂紋等影 響鍛層性質的缺陷。雙層亞光錫(1 ym,5ASD/5ym,15ASD)與儀阻擋層(1 μπι)組合的復合 鍛層在冷熱循環和高溫濕熱條件下均可明顯抑制錫鍛層表面晶須生長。雙層亞光Sn (3 μ m, 5ASD/3 μπι,15ASD)和超薄Ni阻擋層化05~0. 1 μπι)組合的樣品,在熱循環后可W明顯地 減少錫晶須生長的風險,使鍛層表面極少出現在熱循環過程中由于熱應力帶來的表面凹坑 和裂紋等形貌變化。
[0047] 具體而言,在2000次冷熱循環測試后,當都存在1微米的儀阻擋層時,對于傳統的 10 ym厚單層亞光Sn鍛層而言,與雙層的亞光錫鍛層相比,明顯具有較多的錫須(對比例 1,圖3中的a),而具有相同厚度的儀阻擋層的雙層亞光錫鍛層(實施例1,圖5中的a)則 沒有錫須出現;當儀阻擋層較薄時,可W減少TCT冷熱循環過程產生晶須的密度和長度(參 見圖3)。傳統的亞光Sn鍛層厚度減少至6 μπι后,TCT冷熱循環測試后晶須密度明顯降低 (圖4)。較薄ΝΗ0. 05 μ m)的樣品表面更趨于平坦,更少出現凹坑和裂紋(圖3b,圖4b和 圖化),尤其是雙層亞光錫鍛膜與超薄儀阻擋層組合的樣品。同時采用雙層亞光錫鍛膜和超 薄儀阻擋層的樣品,在經歷了 2000次冷熱循環之后,則基本沒有晶須出現,并且表面平整 (圖5和圖6)。
[0048] 在經歷2000小時85°C /85% RH存儲后,本發明的復合鍛膜仍然呈現優異的表面 形貌,沒有晶須、凹坑和裂紋的出現,能夠符合電子元件實際應用的需要。
[0049] 另外,作為對比例5,測試了 PCB樣品的雙層亞光錫鍛膜(無儀阻擋層)經-40°C至 125°C熱循環測試3000次后的表面形貌,發現沒有儀阻擋層的樣品,在1300次冷熱循環時 還可W沒有晶須的出現,到了 2000次循環和3000次循環時,可W看到明顯的裂紋出現(圖 8中圓圈所指示的部分),并且有少許的晶須(參見圖8)。
[0050] 綜上可見,多層亞光錫鍛膜與超薄儀阻擋層的組合能夠最大限度地抵抗嚴苛環境 對其的影響而不會產生晶須、凹坑和裂紋,從而滿足電子元件的各種需要。
【主權項】
1. 復合鍍膜,所述復合鍍膜位于基材上,且包含多層亞光錫鍍膜和位于所述多層亞光 錫鍍膜與所述基材之間的鎳阻擋層,其中在從基材到所述多層亞光鍍錫膜頂表面的方向 上,所述多層亞光錫鍍膜包括自底層至頂層依次交替疊加的第一錫鍍層和第二錫鍍層,所 述第一錫鍍層以第一電流密度電鍍形成,所述第二錫鍍層以小于第一電流密度的第二電流 密度電鍍形成。2. 如權利要求1所述的復合鍍膜,其中所述多層亞光錫鍍膜中各層的錫純度為至少 99. 9wt % 〇3. 如權利要求1或2所述的復合鍍膜,其中所述多層亞光錫鍍膜的厚度總和為6微米。4. 如權利要求1所述的復合鍍膜,其中所述第一電流密度在5至25A/dm2范圍內,且所 述第二電流密度為2. 5至20A/dm2范圍內。5. 如權利要求1所述的復合鍍膜,其中所述鎳阻擋層厚度為0. 5微米以下。6. 制備如權利要求1至5中任一項所述的復合鍍膜的方法,所述方法包括如下步驟: 在基材上形成鎳阻擋層; 在鎳阻擋層上以第一電流密度電鍍形成第一錫鍍層; 在第一錫鍍層上以小于第一電流密度的第二電流密度形成第二錫鍍層;和 可選地,在第二錫鍍層上根據需要依次重復形成第一錫鍍層和第二錫鍍層。7. -種電子元件,包括基材和所述基材之上的如權利要求1至5中任一項所述的復合 鍍膜。8. 如權利要求7所述的電子元件,其中所述基材由選自塑料、樹脂、銅和銅合金中至少 一種的材料制成。9. 如權利要求7所述的電子元件,其中所述電子元件為引線框、半導體封裝物、芯片元 件、連接器或母線。
【文檔編號】C25D5/12GK105984177SQ201510086618
【公開日】2016年10月5日
【申請日】2015年2月17日
【發明人】胡毓, 丁冬雁, 劉婷
【申請人】西門子公司