運用共面波導和bga1/0的寬帶rf端口結構的制作方法

專利名稱：運用共面波導和bga1/0的寬帶rf端口結構的制作方法
背景技術：
發明領域本發明涉及微波電路(特別是在頻帶從20GHz或更高開始的范圍內)封裝件的領域。
現有技術在個人通信業務的市場日益發展的今天，需要用于單片微波集成電路(MMIC)的廉價、寬帶、表面裝貼可靠和用戶友好的封裝件和其它器件。已在23、28、32和38Ghz的頻率下應用此類技術，而且在未來的兩年內可達到工業生產。還在60、70GHz或更高頻率的情況下，應用此類技術。該應用的基礎是砷化鎵MMIC芯片。運用復雜的高度可靠的高成本封裝來封裝這種IC裝置，上述封裝設計用于少批量組裝。
現有封裝是表面安裝的，但是大多有引線，并采用昂貴的材料。廣泛的運用包括玻璃與金屬密封件、多層陶瓷結構、機械加工金屬殼或襯底、昂貴的合金(Cu-Mo，Kovar，CuW和其它)和相對厚的金電鍍。
現有技術的封裝將下列結構中的幾種的組合用于它們的設計和構成帶狀線、微帶、共軸、偽同軸和共面波導傳輸線結構。因此，獲得所需帶寬的封裝主要是經驗猜測的結果(educated guessing)，而不是真正設計的結構。在授予C.Mattei等人的美國專利、授予P.T.Ho等人的美國專利號4,276,558、授予L.J.Moser的美國專利號5,014,115和授予Y.Kosugi等人的美國專利號5,450,046中描述了這些封裝的例子。如今可用的一些真正的寬帶封裝(頻率上至40Ghz，如同Dielectric Laboratories，Inc.生產的DiPak型號20001或者StratEdge的型號SEC-580234和SEC-580231)，構成復雜且昂貴。DLI的封裝需要在母PC板上做一個洞，以及從包含IC的封裝到母板表面的絲鍵合或帶狀連接。如熟悉本技術領域的人員已知，絲鍵合很脆弱，并需要保護它不受環境損壞。此外，必須精確地控制絲鍵合的長度以用于高頻操作。上述事項都使得整個組件的成本提高。此外，傳統附著和構成的絲鍵合使得電磁場分布和RF電流結構不連續。在現有技術的封裝中需要“解除(tuned-out)”這些不連續以消除信號反射和損耗，否則它們會破壞封裝的性能。
StratEdge封裝具有用于安裝的大接頭或要求從封裝到母PC板的絲鍵合。此外，這些封裝占據大量母PC板的面積，這是不希望的。
由于所需的制造材料和精度，目前的寬帶封裝設計無助于高產量、標準化、小型化和可便攜性同時保持低成本。
其它有限帶寬的封裝(諸如，Microsubstrates公司的Via/Pak 224Z，218Z和220A以及Kyocera公司的產品)，其特征與DL1和StratEdge的封裝類似。
將MMIC從高成本的專業應用移到更主流的商業應用，現有的封裝是遠遠不夠的，因為單獨封裝和設有MMIC之后的封裝的成本高、組裝困難而且測試困難。必須克服上述缺點以滿足現在對于微波無線應用(諸如PCS和LMDS)對低成本、小尺寸和便攜性的要求。
本發明消除或大大緩解了上述封裝的缺點和限制。
發明概述本發明的MMIC封裝克服或緩解了現有技術的上述和其它缺點和缺陷。
本發明的一個目的是提供一種有效的、損耗最小的MMCI封裝以及與母PC板的連接。本發明采用共面波導RF端口結構，其中可預測它的性能(通過電磁計算機建模)并定義它的設計原則。
本發明的另一個目的是提供一種微波電路的低成本、表面安裝的可靠封裝，其上帶寬頻率主要受制于現有制造技術和工藝的能力。
本發明的再一個目的是提供一種微波電路封裝，它的焊球格陣列(ballgrid array)或凸格陣列(bump grid array)(BGA)格式在大批量制造環境中有利于機械組裝。
本發明的最后一個目的是提供一種微波電路封裝，與現有技術的封裝相比，它的尺寸小，而且重量輕。
熟悉本技術領域的人員通過閱讀下列詳細描述以及附能夠理解本發明的上述和其它特征及優點。
附圖描述現在，參照附圖，其中相同標號表示同樣的元件


圖1是在PC板上帶有MMIC芯片的封裝襯底的分解示意圖。
圖2A是示出場線的本發明的共面波導結構的側視圖。
圖2B是圖2A結構的透視圖。
圖2C是本發明原理的示意透視圖，其中不改變材料的介電常數。
圖3示出本發明實際封裝的透視圖。
圖4是對圖3沿著剖面線4-4所得的剖面圖。
圖5是本發明一較佳實施例的透視圖。
圖5A是圖5沿著剖面線5A-5A所得的剖面圖。
圖5B是圖5沿著剖面線5B-5B所得的剖面圖。
圖5C是圖5沿著剖面線5C-5C所得的剖面圖。
圖5D是圖5沿著剖面線5D-SD所得的剖面圖。
圖5E是圖5PC板的俯視圖。
圖5F是圖5封裝的仰視圖。
圖5G是圖5封裝的俯視圖。
圖6是材料介電常數變化的本發明原理的示意透視圖。
圖7是示出封裝的介電常數高于PC板的情況的本發明的透視圖。
圖8是示出封裝的電介常數低于PC板的情況的本發明的透視圖。
圖9示出MMIC裝在凹處的本發明的實施例。
圖9A是圖9沿著剖面線9A-9A所得的剖面圖。
圖10A示出本發明封裝的MMIC側。
圖10B示出本發明封裝的PC板側。
圖10C是圖10B沿著剖面線10C-10C的剖面圖。
圖11A是本發明另一個實施例的俯視圖。
圖11B是圖11A實施例的仰視圖。
圖11C是圖11A的側視圖。
圖12是計算機模擬圖11A-11C所示的封裝得到的S11、S21對頻率的布局的示圖。
較佳實施例的詳細描述本發明針對將MMIC連接到母PC板，其中通過對在這兩者之間傳輸的微波信號呈電氣透明的方法來連接。獲得電氣透明度(electrical transparency)要求匹配母板中的傳輸路徑的阻抗，上述路徑通過在母板和封裝襯底之間的I/O連接、通過襯底本身到其中安裝MMIC的表面并通過連接(例如，絲鍵合、倒焊晶片(flip chip))到MMIC。通過提供其阻抗在所有過渡區(transitionarea)中都匹配的共面波導結構，獲得電氣透明度并因而實現本發明的目的。
在圖1中示意地示出過渡區，其中10表示母板，12表示第一過渡區，14表示封裝襯底，16表示第二過渡區(通過封裝14)；18表示第三過渡區，20表示MMIC(單片微波集成電路)。
參照圖2A、2B和2C示出的平面共面波導。圖2B所示與本發明的封裝相關。
在圖2B中，中心道(center trace)30是信號導體，而在其另一側的金屬化(metalization)36、38是接地面。信號導體30與接地面導體36和38隔開，以控制電路的電感和電容。通過控制導體之間的間隔來控制那些參數是控制電路阻抗的一個因素，當然其最終目的是提供從MMIC到母PC板和背后的經匹配的阻抗通道。
在各導體(信號和地)中的RF電流在間隔44、46附近的窄區域中流動。對于信號導體30用標號32、34和對于各接地面導體36和38用標號40、42表示這些區域。在間隔44、46中，用箭頭50和52表示空間電場結構。間隔44、46實質上是金屬化中的間隙(gap)，它暴露了電介質材料。這導致電容和電感并當它通過時改變在導體30、36以及30、38之間產生的電場。
參照圖2C，將平面共面波導的概念應用于多層結構。因為需要PC板10、封裝14和MMIC20，所以多層結構對于MMIC封裝是很典型的。工業上，這些元件由不同的制造商或部門制造。因此，MMIC不能簡單地直接連接到母PC板。有大量過渡區(如圖1和2所示)以及不同的材料特性待處理，而且截面尺寸對于保持阻抗匹配很關鍵且復雜。
圖2C廣泛和示意地示出了本發明不改變材料的介電常數的原理。如圖所示，過渡區1和2是理想的、零厚度的導電材料層。這在實踐中特別難實現，因為過渡區1在母PC板和封裝襯底之間，過渡區2在封裝襯底內發生。過渡區1的導體結構用于橋接母PC板和封裝襯底之間的間隙(充斥著空氣)，因此需要大的物理強度。圖3和4示出本發明的實際實施例，其中以過渡區1薄而寬的導電短線(stub)以及在充斥著導電材料的封裝襯底中窄而寬的槽來代替薄導電材料層。該結構十分接近于理想狀態，是一較佳結構。
圖3和4示出了母板60和目標10的介電常數相同且波導結構的兩個過渡區十分接近于理想狀態的情況。值得注意的是，在圖3的表示中，使得過渡區理想的一個因素是充斥著導電材料的槽70和短線72，它們使與其接觸的導體的寬度匹配(在母板上的30、36、38；在封裝下側的80、76、78；和在封裝襯底60頂面上的90、86和88)。在過渡區接近于理想之處，例如信號導體90的長度可以很短。沒有理想結構，必須保持某一Δl長度(如下討論)以重新建立和穩定共面波電場結構。在該圖中，介電常數沒有變化使得可運用筆直的共面波導結構。
圖3示出絲鍵合10，它比傳統的絲鍵合更少電弧得多。這還大大減少了電場結構的畸變。在另一個實施例中，如下所述(參照圖9)，可將芯片20理想地設置在與芯片一樣高的凹口(recess)中，這使得芯片的頂面與襯底的頂面一樣高。將芯片橋接到襯底60頂面的絲鍵合實際上可以是筆直的，這樣便減小了電感。
在另一個較佳實施例中(圖5-5G)，用焊球或焊臺來代替短線72。焊球(或焊臺)和槽偏離了圖2C的理想結構；它們在電場(和磁場)空間結構中引入了輕微的不連續，即，輕微的阻抗失配。通過延遲中央導體30，當它從信號焊球和信號槽較佳的地露出一小段小于待發送最高頻率波長的1/4長度時，可補償該不連續。在圖5中該特性標以Δl。
已知在沿著z方向傳播TEM(橫向電磁)模的任一傳輸線或波導結構中，可用下列等式描述特征阻抗Zn=F(x,y)μ‾]]>其中F(x，y)是依賴于波導剖面幾何圖形的橫坐標的標量函數，而μ和ε分別是傳播介質的磁導率和介電常數。實際上在所有情況下，自由空間的磁導率μ＝μo。因此，波導的特征阻抗與傳播介質的介電常數的平方根成反比變化。
為了匹配建立在不同介電常數的材料上的兩部分波導的阻抗，需要用等于介電常數之比的平方根的標量因子來調節剖面尺寸。于是，如果封裝襯底是氧化鋁，介電常數大約9，而且母PC板是由PTFE材料構成，介電常數大約為3，則母PC板波導剖面幾何面積大于封裝襯底的1.732倍(3的平方根)。
圖5示出的絲鍵合100比傳統絲鍵合少電弧得多。這還大大減小了電場結構的畸變。在另一個實施例中，如下所述(圖9和9A)，可將芯片20理想地設置在最好與芯片一樣高的凹口中。這使得芯片的頂面與襯底的頂面一樣高。實際上，將芯片橋接到襯底60頂面的絲鍵合可以是筆直的，而且減小了電感。
參照圖5和5A-G的實施例，示出本發明另一實施例的RF端口。較佳的是，封裝襯底60是由全部燒結的高氧化鋁材料(大約99.6％)構成。最好以二氧化碳或YAG激光在燒結的氧化鋁中鉆出狹槽70。通過現有技術用導電合成材料(諸如，銅-鎢)填充狹槽。
使襯底的熱膨脹系數與填充狹槽材料的熱膨脹系數匹配以保持兩種材料之間的密封性從而禁止雜質元素從外界進入封裝是十分重要的。
通過利用汽相沉積或濺射的金屬薄膜(諸如，鈦和鎳或其它適當的金屬組合)使封裝襯底金屬化，可建立共面波導結構，從而能夠良好地粘合在封裝襯底上并具有良好的導電性。用已知的光致抗蝕劑-蝕刻工藝或者通過物理掩膜和金屬汽相沉積產生電路圖案。最好用薄金層來涂覆電路圖案而為微波信號提供高導電性，這有益于降低功率損耗。該結構還可通過絲網印刷和燒結厚膜導電膠(paste)或油墨(ink)構成。
由通過焊錫或適當導電材料附在母板上的導電焊球或焊臺將其面波導從封裝的底表面連接到母板的共面波導。利用錫焊或銅焊(所用的材料的熔點高于用來將焊球連接到母板的焊錫的熔點)把焊球本身附在封裝的底波導結構上。
母板本身由氧化鋁、聚四氟乙烯合成物或其它絕緣材料構成，其損耗正切接近封裝的頻帶寬度的0.0004。
圖5至5G示出本發明的封裝的較佳實施例的詳細結構，具體如下圖5示出了在母PC板10上的共面波導的接地面38、36，其開口130延伸超過信號導體30的末端。在封裝的共面波導結構下方沒有母板接地面。該特征在封裝結構中消除了由于存在接地面而引起的寄生阻抗。
圖6示意示出本發明的共面波導電路如何補償在每層封裝中以及母PC板上的材料的介電常數的變化。為了簡化由該附圖提供的原理，已用在本發明的各層上簡單延伸的金屬化替代任何類種類的通道。于是，該附圖特別適于示出信號導體30和間隙44和46的寬度變化，從而補償第一層60和第二層62的材料的不同介電常數。通過對介電常數較低的材料擴充信號導體30和間隙44和46，整個阻抗在過渡區內保持匹配。
圖7示出在母板上的共面波導結構，其中中心導體30寬度和在中心導體30和接地導體36、38之間的間隔大于封裝底波導結構上的相應特征。特定結構避免阻抗在母板的介電常數低于封裝襯底材料的介電常數時發生變化。一般，聚四氟乙烯合成物的介電常數是2.2-4，而氧化鋁在9和10之間。在微波工程中已知以TEM模式操作的傳輸線(或波導)的特征阻抗與傳播介質的介電常數的平方根成反比。結果，為了使封裝襯底中的特征阻抗保持與母板中的相同，在母板中的共面波導的截面尺寸需要放大，如圖7所示。當封裝襯底的介電常數小于母板材料的介電常數時，情況相反，如圖8所示。此外，在信號路徑中插入另一個過渡區之前，需要提供某一波導長度來重新建立TEM傳播模式。這在圖5中所示，并將它標為Δl。Δl的長度小于導體中最高傳播頻率的波長的1/4。
圖9示出本發明的一個實施例，其中如上所述采用共面波導結構，但是通過將芯片20放在凹口110中，還降低了封裝的電感。通過如此放置凹口，絲鍵合100實際上是筆直的，如圖9A所示。封裝具有垂直長度更小的附加優點。
在本發明的另一個特定實施例中，圖10A-C示出帶有三個RF端口和三個DC端口的封裝。圖10A示出封裝的MMIC側，圖10B示出封裝的PC板側。所有的焊球或焊臺間隔與Δl的布局設計都避免了阻抗失配。
下面是根據本發明設計封裝的一般規則由RF和DC端口的數量、要安裝在封裝上的MMIC的尺寸以及其它元件(分立的或集成的，諸如電容器、電阻器、電感器)所需的任何附加封裝表面積確定整個封裝的尺寸。
一般用于工業的封裝RF端口特征阻抗是50歐姆。然而，還可用其它值。最佳的是，襯底材料大約是99.6％(或更高)氧化鋁。要求是機械和熱強度、電絕緣特性和低介電損耗。
根據期望的特征阻抗，需要在與狹槽的最小寬度、電路構圖分辨率(線寬和間隔)、實際上可生產的焊球/焊臺的最小直徑相關的制造能力同共面波導的截面尺寸之間折中。由機械強度和成本之間的折中結果限定封裝襯底厚度。一般最佳的是使襯底厚度最小，而且一般廉價地生產面板格式(例如，2”×2”襯底)的封裝，但是當襯底做得越薄，則因薄襯底破壞而發生損耗的機會大大增加。于是，由于破壞所致的損耗使面板處理獲得的成本優勢無效。
一旦定義了RF端口的截面幾何圖形(信號導體寬度和間隔到接地導體的寬度)，如下加入其它參數連接其波導結構的信號和接地導體處的封裝的底側和頂側的狹槽的寬度，DC偏置的其它接地焊球和熱學管理焊球。假設，導電結構具有無限的導電率，而且假設沒有輻射損耗。于是，例如以SONETT軟件包或其它市售的3-D電磁建模軟件。對上述結構進行FEM建模，獲得S11、S21參數的頻率響應。如上所述，由于寄生諧振，使得在延伸到可接受限度以外的S11和S21對頻率曲線中存在傾角和尖峰(dip and spike)。為了去除傾角和尖峰，必須改變焊球、狹槽和其它結構元件的大小和位置，直至獲得滿意的S11和S21曲線。已發現，在由模型預測的性能和用網絡分析儀(設有適當設計的測試裝置(fixture))測試的實際性能之間有著密切的聯系。測試時實際封裝由于輻射損耗、制造不完美等因素而表現出不太令人滿意的性能，因此還需進一步調節。
為了獲得成功的封裝設計不能過分強調它，更加有效的是在建立和測試任何物理原型之前，用大量的FEM計算機建模來優化該設計。
圖11A、11B和11C示出了實際操作封裝設計，其頻率性能頻帶從DC到45Ghz。選擇共面波導結構的截面尺寸來產生50歐姆的特征阻抗。通過在襯底材料(99.6％氧化鋁)、襯底厚度(保持盡可能高從而能夠以2”×2”面板格式制造破壞最小)、現有激光器鉆孔能力(0.004”寬的狹槽)和焊球大小(直徑0.015”)處理能力之間小心折衷，可獲得這些參數。這些參數和其它參數(諸如導體層厚度)以及熱學管理中焊球群(claster)被輸入有限元模型中并進行優化，以去除S11(回程損耗)和S21(插入損耗)對頻率的曲線中的峰值和谷值。在封裝的整個帶寬內，這些參數的通常可接受值是S11＝-1.0dB最大值(絕對值)，S21＝-15.0dB最小值(絕對值)。通過大量費時的計算機FEA電磁建模，可運用SONNET(市售的EM建模軟件包)，獲得優化。圖12示出根據圖11的建模封裝的S11、S21對頻率的曲線。
由于實際結構近似于理想的共面波導結構，可使封裝性能的頻率上限最大。顯而易見的是，這有賴于可獲得的材料性能和制造能力，即，較小厚度的襯底強度、更窄狹槽的襯底鉆孔能力、用窄而寬的短線(stub)代替圓焊臺以及使得實際結構在幾何和材料性能上更接近理想結構的任何其它特征。
雖然上面示出和描述了較佳實施例，但是可進行各種修正和替換，而不偏離本發明的教義和范圍。因此，應理解，通過舉例描述本發明，并不是對它進行限制。
權利要求
1.一種電路封裝，其特征在于，包括單片微波集成電路；與所述電路電氣連通的襯底；和在所述襯底的至少一個主要表面上構圖的金屬化，所述金屬化經構圖成為共面波導。
2.如權利要求1所述的電路封裝，其特征在于，所述封裝還包括至少一個導電直通結構穿過所述襯底延伸，以將所述襯底至少一個主表面上的所述金屬化電氣連接到所述襯底的另一個主表面上的金屬化。
3.如權利要求2所述的電路封裝，其特征在于，所述金屬化包括接地面和信號跡線，其中根據所述封裝襯底的介電常數以及至少一個過渡，來調節每個信號跡線的長度、在所述信號跡線和所述接地面之間的未金屬化間隔以及每個信號跡線的寬度。
4.如權利要求1所述的電路封裝，其特征在于，所述襯底為陶瓷。
5.如權利要求4所述的電路封裝，其特征在于，在將導電結構安裝在所述襯底上之前燒制陶瓷。
6.如權利要求1所述的電路封裝，其特征在于，所述襯底包括至少一個導電填充的狹槽。
7.如權利要求1所述的電路封裝，其特征在于，把所述襯底可電氣連接到具有至少一個導電短線的PC板。
8.如權利要求6所述的電路封裝，其特征在于，所述至少一個狹槽是多個短線。
9.如權利要求7所述的電路封裝，其特征在于，所述至少一個短線是多個短線。
10.如權利要求3所述的電路封裝，其特征在于，當所述介電接觸變低時，所述間隔和所述信號跡線變寬。
11.如權利要求3所述的電路封裝，其特征在于，當所述介電接觸變大時，所述間隔和所述信號跡線變窄。
12.如權利要求1所述的電路封裝，其特征在于，由絲鍵合把所述芯片電氣連接到所述襯底，所述絲鍵合避免電弧以減小阻抗。
13.如權利要求1所述的電路封裝，其特征在于，所述襯底還包括用于至少一個MMIC的至少一個凹口，所述至少一個凹口的尺寸能夠基本上容納所述至少一個MMIC。
14.一種用來制造電路封裝的方法，其特征在于，包括燒制襯底材料；在所述襯底中產生直通結構特征；用導電材料填充所述結構特征；以選中的圖案對所述襯底進行金屬化，所述圖案限定一共面波導；把芯片電氣附到所述襯底上；把板連接器印刷在所述襯底上；
15.一種如權利要求14所述的用來制造電路封裝的方法，其特征在于，所述直通結構特征是其大小基本上等于所述襯底上的金屬化跡線的狹槽。
16.一種如權利要求14所述的用于制造電路封裝的方法，其特征在于，所述板連接器是短線。
17.一種如權利要求14所述的用于制造電路封裝的方法，其特征在于，所述板連接器是焊球。
18.一種用于制造如權利要求14所述的電路封裝的方法，其特征在于，所述板連接器是焊臺。
19.如權利要求1所述的電路封裝，其特征在于，用至少一個導電焊球可將所述襯底電氣連接到PC板。
20.如權利要求1所述的電路封裝，其特征在于，用至少一個導電焊臺可將所述襯底電氣連接到PC板。
全文摘要
MMIC封裝包括跡線圖案(30,36,38),與所有過渡(70,72)處的阻抗匹配以增強信號傳輸并避免反射。
文檔編號H05K3/34GK1328709SQ99809178
公開日2001年12月26日 申請日期1999年5月13日 優先權日1998年5月26日
發明者D·F·杜里埃特 申請人:微襯底股份有限公司