專利名稱：嵌入的能量儲存器件的制作方法
技術領域：
本發明涉及在層疊的電器件上形成的能量儲存器件，該層疊的電器件包括印刷電路板、芯片和其它制成層的電器件。
背景技術：
通常，如印刷電路板或集成電路芯片之類的層疊電器件或組件占據的體積為電子組裝器件的設計中非常有價值的資源。組件的體積決定其上部件的數量、尺寸及布局。此外，隨著個人計算機的出現，主要的局限是在實際的器件表面之上部件存在可獲得的空間。例如，最小化實際器件上使用的空間，表示最小化連接公共總線的印刷電路板系統使用的體積，由此最大程度地使用了該體積。
電路板上安裝的器件所占據的表面積也是非常珍貴的資源。因此，為減少安裝的器件使用的表面積，要讓設計者使用更多的表面積用于附加的功能器件。具體地說，如果能夠重新設計電路板使所有的電儲存器件嵌入電路板內，那么設計者可以在該電路板上使用更多的表面積用于附加的功能器件。或者，設計者可以減小整個組裝尺寸。
類似地，如果集成電路芯片(IC芯片)能夠在組成芯片的各層內嵌入尺寸較小的大功率電儲存器件越多，那么更多的芯片容積可用于其它功能性的目的。
典型情況下，在印刷電路板中電路的設計需要某些種類的能量儲存器件，例如電容器或電池。設計者通常選擇分立部件用做電路中的儲存器件。這種分立部件占據了電路板的表面積和板內及板上一定的體積。
在印刷電路板的制造過程中，將準備放置能量儲存器件的點空著用于以后的連接。通常，制造商制造的電路板帶有孔，孔設置在儲存器件的引線將連接的位置。此后，如電池或電容器之類的分立電儲存器件放置在電路內，并利用如擰緊或焊接等的二次連接電連接到電路板上。通常，電路連接終止于儲存器件的引線將被放置的孔處，當儲存器件的引線導入孔內時，即完成了電路通道。
然而，使用分立的電儲存器部件有幾個缺點。一個主要的缺點是大多數的電儲存器部件及它們與電路連接的必需品占據了電路板上寶貴的表面積并占用了電路板內及板上的體積。
對于IC芯片，大的電儲存器件是不可行的。首先，通常IC芯片不具有穿過它的表面到達分立器件的任何互連。第二，小容積的芯片無助于大型或中等電儲存器件。
通常，特別是電容器需要大的面積和體積，而且往往趨于高出電路板上其它部件之上。即使電路板上較小的電容器也可能是板上最高的部件。電容器由于放置產生設計問題，并且占據了寶貴的電路板表面積和體積。
方程(k x A)/T定義了能量儲存器件的電容值，或它能保持的測量出的電荷量。在此方程中，k代表兩個相反極性的平板之間材料的介電常數，A為最小平板的面積，T為介電材料的厚度。由此，小體積和面積且不具有高介電常數構成較小的電容值。對于很小的體積和面積，例如在IC芯片中，由于空間的限制以及大多數的IC芯片不能提供到其它分立部件的表面互連的事實，大的儲存器件是不可行的。
如果設計特別需要較大的電容器，那么問題進一步擴大。較大的電容器往往需要較大的面積和體積以容納該分立部件。通常，對于印刷電路板，解決方案是將電容器放在它們能延伸到板外的位置處。
電容需要空間的一個例子可以顯示在電容器占據了約30％的電路板空間的電源的情況下。
當分立的儲存器件必需互連到電路板內時存在另一問題。通常，制造商必需將所有的部件焊接到與印刷電路板中的電路互連。所述互連為薄弱點，且為印刷電路板封裝中許多故障的原因。此互連也是會發生制造錯誤的點。因此，直接集成到如印刷電路板或IC芯片等的層疊電器件的各層內的能量儲存器件非常有價值。
在集成電路芯片中，所包含的空間很小以至于不可能有很大的電容或能量儲存。放置任何能量儲存器件的唯一的位置是在包含集成電路芯片的基板中。因此這些器件是不能維持如電池或電容器等大的能量儲存器。
所需要的是一種能量儲存器部件不會占據層疊電器件的表面積和其上的體積的裝置。如果可以實現，那么可以釋放寶貴的區域用于放置部件并且釋放由分立部件使用的體積。此外，在IC芯片的基板中形成的集成的電能儲存器件能極大地增強該芯片的功能性。此外，由于集成的電能儲存器件省卻了一些焊接頭，因此需要層疊電器件中的集成的電能儲存器件以增強半導體的性能。
發明概述本發明涉及一種能量儲存器部件不會占據如IC芯片或印刷電路板之類層疊電器件的表面積和其上的體積的裝置。本發明用于減小如IC芯片或印刷電路板等層疊電器件內電能儲存器件使用的體積。
在一優選實施例中，層疊電器件的制造商將能量儲存器件嵌入組成層疊電器件的各層中。高能存儲電介質夾在兩個導電層之間，并被完全包含在層疊電器件內。高存儲電介質周圍的至少一個導電層被蝕刻或制成確定能量儲存器件的值所需要的參數。制造商根據半導體器件工藝、集成電路制造技術、或印刷電路板技術中已有的工藝蝕刻或形成該導電層。
在一優選實施例中，制造商用一些層或基板組成該層疊電器件。該層疊電器件在它的組件中包含夾有高能儲存容量的電介質的一對導電層。形成第一導電層以提供適當形狀和尺寸的平板用于如電池或電容器之類的電存儲器件。
在另一實施例中，第二導電層保持不變。這里，由兩個導電層和介電層限定的所有能量儲存器件需要的電壓電平與第二導電層限定的引線的電壓電平類似。
在另一實施例中，第二導電層中的區域相互電絕緣。這可用于形成由兩個導電層和介電層限定的每個能量儲存器件獨立的各引線。設計者可以形成由獨立的各引線到每個能量儲存器件的幾個不同電壓的適當連接。
在又一實施例中，一個導電層還可以用做層疊電器件的熱沉(thermal heat sink)。
該電介質應具有至少50的介電常數，優選至少100的介電常數。
由此，設計者或制造商可以形成在芯片或電路板內的高能儲存電容器和電池。此內部制造可減少成為許多制造缺陷根源的互連。高容量的電介質也使層疊電器件內部的較高容量電容器和電池成為可能，由此可釋放層疊電器件上和其內有價值的區域和體積。
圖1為集成電路芯片的剖視圖。
圖2為集成電路芯片的各層之間的電連接的剖視圖。
圖3為組成本發明的集成電路芯片的各層的剖視圖。
圖4為根據本發明的集成電路芯片上電儲存器件的剖視圖。
圖4a為典型的電能儲存器件的剖視圖。
圖5為根據本發明形成的導電板的底部平面剖視圖。
圖6為集成電路芯片上本發明的一個實施例的側面剖視圖。
圖7為集成電路芯片上本發明的另一實施例的剖視圖。
圖8為集成電路芯片上本發明的又一實施例的剖視圖。
圖9為空白印刷電路板的剖視圖。
圖10為空白雙面印刷電路板的剖視圖。
圖11為印刷電路板的剖視圖，示出了通孔及其結構。
圖12為多層印刷電路板的剖視圖。
圖13為本發明的一個實施例的剖視圖，示出了印刷電路板中的結構。
圖13a為本發明另一個實施例的電組件的底視圖，示出了兩個電能儲存器件板的布局和介電材料成形層的虛影。
圖13b為表示介電層和由導電體組成的普通熱沉的俯視圖。
圖14為本發明另一實施例的剖視圖，示出了具有多個引線和電壓的印刷電路板中的結構。
發明詳述本發明描述一種將能量儲存器件集成到如IC芯片或印刷電路板等的層疊電器件內而不需要二次互連的裝置。由此，能量儲存器件不再是需要與層疊電器件分開形成并在以后的制造階段添加的分立器件。取而代之，制造商將能量儲存器件形成為層疊電器件的組成部分。其次，能量儲存器件占據層疊電器件表面上很小的區域和很小的體積。
如圖1所示，集成電路芯片90由導電層10、非導電層20以及半導體30材料層制成。通過在基板中形成稱做“通孔”的通道200在芯片中形成電路，如圖2所示。可以使用機械腐蝕、x射線平版印刷術或本領域中公知的許多其它工藝開出這些通道。敷設的電導體薄膜210將通孔電連接到其它層。此外，為了增大使用的體積，以層的形式形成許多層疊的電器件并粘結在一起形成最終的產品。
由于在芯片中使用的材料的有限體積和大多數材料的低介電常數，所以如電容器等所有的能量儲存器件并不具有高能量儲存能力。因此，由于面積和體積的限制，設計具有能夠儲存大量能量的能量儲存器件的層疊電器件是不可行的。此外，與具有用于分立器件的外部連接的印刷電路板一樣，在大多數的集成電路芯片中，沒有能量儲存器件能位于其上。這是由于集成電路芯片通常不允許互連處于芯片表面上。
在如圖3所示的本發明實施例中，集成電路芯片90含有附加的基板40、50和60。這些基板包括夾在兩個導電的基板40和60之間的高儲存容量的介電材料50。
參考圖4，要在層疊組件中形成如電容器70之類的能量儲存器件，僅需要計算出所需要的合適的電容值。對于給定的介電材料以及具有已知厚度的材料，僅需要計算出導電基板40的面積以限定并形成對應于需要的能量儲存或電容的導電板100。
典型的電容器結構表示在圖4a中，包括夾有介電層450的兩個導電板460和440。導電層460和440連接到電壓410和460。應該指出，圖4中的電容器70可具有這種結構。如果電壓施加到層10上，并且電壓施加到層60上，那么施加到整個電容器結構。還應該指出，也可以容易地將此相同的層疊結構應用來實現電池。
為根據本發明制造能量儲存器件，設計者或制造商確定了電儲存器件70將位于的正確點，且導電板100與基板40的其余部分電絕緣，如圖4和5所示。然后由“通孔”200將基板40電連接到基板10上。這就使用基板40、50和60形成了嵌入層疊電器件內的電容器，如圖5所示。
圖6和7示出了形成本發明的另一實施例。基板40首先形成在基板20上，通過常規的芯片制造技術改變為合適的尺寸、形狀和位置，并準備粘結到由介電材料50和導電層60組成的晶片80上。專業人員可以通過現有技術中任何已知的方式實現。在圖7所示本發明的一個實施例中，預先形成基板60使基板60上的每個電隔離區60a和60b能連接不同的電壓。此外，如圖6所示，不需要改變基板60。這里將每個電容器或其它能量儲存器件通過基板60連接到相同的電壓電平。
或者，如圖8所示，可以將基板40、50和60形成一個單元。然后改變基板40和60為合適的尺寸、形狀和位置，然后通過常規的集成電路芯片制造技術將它們粘結到芯片90上。應該指出，不需要腐蝕層40和60到介電層50。可以在介電層50上以合適的尺寸、形狀、位置和面積組成這些層。將子部分500和510粘結在一起之后，如上所述，“通孔”200將形成導電基板10和40之間的電連接。應該指出在粘結之前制成通孔200。然后將電儲存器件連接到其余的電路。
在另一實施例中，可以通過常規的芯片制造技術減小圖7中介電材料50的厚度，由此增加所得電容器的電容值。
至關重要的是介電材料50的介電常數應盡可能地高以減小導電體需要的面積。介電材料應具有至少50的介電常數，優選至少100以上。具有所述高儲存容量之所以重要有兩個原因。首先，可以用層疊電器件中最小量的面積和使用體積形成小和中等尺寸的能量儲存器件。其次，對于較高級別的能量儲存器件，采用有關集成電路芯片的現有材料直到現在仍不能實現，因此需要較高的電儲存容量。容易獲得具有較高介電常數成分的較高電儲存容量。介電常數越高，給定的導電板100將儲存越多的能量和電容。因此用高介電常數材料50可以得到更多的電能。
在本發明中使用的優選的介電材料包括在1997年8月提出的U.S.專利申請No.08/911,716中可以找到，題目為SEMICONDUCTORSUPERCAPACITOR SYSTEM AND METHOD FOR MAKINGSAME，在這里作為參考引入。特別優選分子式為Ba(a)Ti(b)O(c)的薄膜，其中a和b分別在0.75和1.25之間，c在約2.5和約5.0之間。
在本發明中可以使用的另一介電材料50為分子式為M(d)Ba(a)Ti(b)O(c)的薄膜，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分別在0.75和1.25之間，c為約2.5到約5.0之間，d約0.01到0.25。
導電基板40和60可以為如銅或銀等的導電體。由于銅所具有的熱和電特性，優選的實施例選擇銅作為導電體。
可以采用幾種薄膜淀積技術將以上指定的電介質淀積在導電基板上，例如溶膠凝膠工藝、濺射、或化學汽相技術。
本發明的另一實施例中，在印刷電路板的制造中可以使用相同的技術。印刷電路板通常與集成電路芯片具有相同的基板，但各層有不同的組成以用于不同的目的。如圖9所示，印刷電路板150含有覆蓋在如玻璃纖維之類不導電層120上的如銅等導電材料110的頂層。要制成電路圖形，將光致抗蝕劑圖形絲網印刷到導電層110上，并用酸洗印刷電路板150。這就去掉了除由絲網印刷的光致抗蝕劑圖形保護的部分之外的所有導電材料110。應該指出板150在底部可以包含第二層導電材料160，如圖10所示，此時制造電路圖形的工藝相同。
因此，電路板150具有如11中畫出的結構，導電材料110覆蓋在基板120的某些位置。在此電路板中鉆出板孔130用于各種分立電元件，例如集成電路芯片、電阻器和電容器。然后用導電材料140的線孔130制成印刷電路板的“通孔”。這樣可以確保放置在板上孔中的分立器件和由板150表面上的導電材料限定的腐蝕出的電路圖形之間的電接觸。該技術也可以用于連接由非導電層120分開的兩個導電層110。
可以將幾層粘結在一起，例如通過制成從頂板到第二層的“通孔”，構成從一級到另一級的電接觸。由此，可以形成多層電路，如圖12中的多層板240所示，導電層110a，110b和110c、“通孔”200a和200b以及非導電層120a和120b。
在本發明與電路板有關的實施例中，絲網印刷的光致抗蝕劑被覆蓋在以用于具有給定介電常數和電介質厚度的電容的電容器的形狀、面積和位置的電路板的導電層110上。
圖13表示具有將層110連接到導電層250上的通孔200的導電層110和非導電層120。腐蝕或形成導電層250以形成電能儲存器件所需要的面積和形狀。包括介電材料層170及其下面的導電材料180的晶片410在成形的導電層250處粘結到晶片400上，由此形成限制在所得電路板內的電儲存器件。
參見圖13a，雙面電路組件490的底部導電層已被腐蝕而制成導電板500和510。非導電的電路板層520環繞導電板500和510。虛影530表示電路板490上介電材料層540將接觸電路板490的區域。注意該區域包括導電板500和510。
圖13b表示將被安裝到組件490上的另一層疊組件540。該組件由具有將放置其上的薄膜介電材料560的區域的銅散熱器550組成。當安裝到組件490上時，導電板500和510與電介質體積540以及銅散熱器550一起形成一對電容器。
應該指出，可以使用本領域中已公知的常規方法將導電板500和510連接到組件490的反面的電路上，例如以前已介紹的“通孔”。
應該指出，可以單獨地形成導電層180，以便可以將不同的部件連接到不同的電壓，如圖14所示。
圖14表示連接到兩個可能不同的電壓，并且分別通過導電層110a和110b連接到兩個不同電輸入的導電層180a和導電層180b。
或者，如圖13所示，不需要改變導電層180，由此提供了在導電層110和介電層170之外形成的所有電儲存部件的公共電壓。
使用包括介電材料層170的適當高介電常數的材料，可以制成在印刷電路板內的能量儲存器件。這極大地降低了互連失效的危險，并且節約了電路板的表面上寶貴的面積和體積，可用于更多的分立部件，例如芯片和電阻器等。本發明也可以用于減少層疊電器件的面積和體積。
在如圖13所示的優選實施例中，所得電路板具有也用作散熱器的導電層180。由此，散熱器和導電層變為如地的類似電壓電平，用于由介電層170和導電層110制成的部件。然后利用散熱器實現雙重功能，由此增加了電路板的空間效率。
在本發明的另一實施例中，內部的層疊導電板和電介質包括一個電池。當外部電源斷開時，由導電板和高儲存容量電介質制成的嵌入電池，可提供僅包含在集成電路芯片或印刷電路板內的備份電源。
應該指出在所有的實施例中，能量儲存器件將作為所得層疊電器件的組成部分存在。當為電路板時，最終的層疊電器件將作為電儲存器件的導電層的表面的一部分。此時，儲存器件將部分地嵌入該層疊電器件中。在其它實施例中，電儲存器件完全地嵌入最終的層疊電器件內。
可以對這里介紹的性質、組成、各種元件的操作和布局、步驟和工序進行各種修改，而不脫離由下面的權利要求書限定的本發明的精神和范圍。
權利要求
1.一種用于層疊電器件的能量儲存器件，其中該層疊電器件具有一上外表面和一下外表面，該能量儲存器件包括一介電材料；以及第一和第二電儲存導電層，其中該介電材料位于第一和第二電儲存導電層之間；由此介電材料存在于層疊電器件的上外表面和下外表面之間。
2.根據權利要求1的能量儲存器件，其中該層疊電器件為電路板。
3.根據權利要求1的能量儲存器件，其中該電路板進一步包括電連接到電儲存導電層之一上的至少一個電路導電層。
4.根據權利要求3的能量儲存器件，其中該電路導電層包括該電路板的至少部分上或下外表面。
5.根據權利要求3的能量儲存器件，其中該電路導電層被包含在該電路板的上和下外表面內。
6.根據權利要求1的能量儲存器件，其中該介電材料具有至少50的介電常數。
7.根據權利要求1的能量儲存器件，其中該介電材料的分子式為Ba(a)Ti(b)O(c)，其中a和b分別在0.75和1.25之間，c在約2.5和約5.0之間。
8.根據權利要求1的能量儲存器件，其中該介電材料的分子式為M(d)Ba(a)Ti(b)O(c)，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分別在0.75和1.25之間，c為約2.5到約5.0之間。
9.根據權利要求1的能量儲存器件，其中第一或第二電儲存導電層也是熱沉。
10.根據權利要求1的能量儲存器件，其中該能量儲存器件為電容器。
11.根據權利要求1的能量儲存器件，其中該能量儲存器件為電池。
12.根據權利要求11的能量儲存器件，其中該電池為備用電池。
13.根據權利要求1的能量儲存器件，其中該層疊電器件為集成電路芯片。
14.根據權利要求13的能量儲存器件，其中該集成電路芯片進一步包括電連接到電儲存導電層之一上的至少一個電路導電層。
15.根據權利要求13的能量儲存器件，其中該電路導電層被包含在該集成電路芯片的上和下外表面內。
16.根據權利要求13的能量儲存器件，其中該介電材料具有至少50的介電常數。
17.根據權利要求13的能量儲存器件，其中該介電材料的分子式為Ba(a)Ti(b)O(c)，其中a和b分別在0.75和1.25之間，c在約2.5和約5.0之間。
18.根據權利要求13的能量儲存器件，其中該介電材料的分子式為M(d)Ba(a)Ti(b)O(c)，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分別在0.75和1.25之間，c為約2.5到約5.0之間。
19.根據權利要求13的能量儲存器件，其中兩個電儲存導電層中的一個也是熱沉。
20.根據權利要求13的能量儲存器件，其中該能量儲存器件為電容器。
21.根據權利要求13的能量儲存器件，其中該能量儲存器件為電池。
22.根據權利要求21的能量儲存器件，其中該能量儲存器件為備用電池。
23.一種電路板，包括一上外表面和一下外表面；至少一個能量儲存器件，其包括一介電材料；以及第一和第二電儲存導電層，其中該介電材料位于第一和第二電儲存導電層之間；由此能量儲存器件至少部分嵌入該電路板的上外表面和下外表面之間。
24.根據權利要求23的電路板，其中該介電材料具有至少50的介電常數。
25.根據權利要求23的電路板，其中該介電材料具有至少100的介電常數。
26.根據權利要求23的電路板，其中該電路板進一步包括至少一個電路導電層，該電路導電層位于能量儲存器件之外。
27.根據權利要求26的電路板，其中至少一個導電層電連接到電路導電層上。
28.根據權利要求26的電路板，其中電路導電層包括兩外部表面之一的至少一部分。
29.根據權利要求23的電路板，其中該介電材料的分子式為Ba(a)Ti(b)O(c)，其中a和b分別在0.75和1.25之間，c在約2.5和約5.0之間。
30.根據權利要求23的電路板，其中該介電材料的分子式為M(d)Ba(a)Ti(b)O(c)，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分別在0.75和1.25之間，c為約2.5到約5.0之間。
31.根據權利要求23的電路板，其中第二電儲存導電層也是熱沉。
32.根據權利要求23的電路板，其中第二導電層為至少部分嵌入電路板內的電儲存器件所共有。
33.根據權利要求23的電路板，其中第二導電層形成有多于一個的電絕緣區，由此至少部分嵌入電路板內的不同的電儲存器件可以連接到不同的電壓。
34.根據權利要求23的電路板，其中該能量儲存器件為電容器。
35.根據權利要求23的電路板，其中該能量儲存器件為電池。
36.根據權利要求35的電路板，其中該電池為備用電池。
37.一種集成電路芯片包括一上外表面和一下外表面；至少一個能量儲存器件，其包括一介電材料；以及第一和第二電儲存導電層，其中該介電材料位于第一和第二電儲存導電層之間；由此能量儲存器件被嵌入該集成電路芯片的上外表面和下外表面之間。
38.根據權利要求37的集成電路芯片，其中該集成電路芯片進一步包括至少一個電路導電層，該電路導電層位于能量儲存器件之外。
39.根據權利要求38的集成電路芯片，其中至少一個導電層電連接到電路導電層上。
40.根據權利要求37的集成電路芯片，其中該介電材料具有至少50的介電常數。
41.根據權利要求37的集成電路芯片，其中該介電材料具有至少100的介電常數。
42.根據權利要求37的集成電路芯片，其中該介電材料的分子式為Ba(a)Ti(b)O(c)，其中a和b分別在0.75和1.25之間，c在約2.5和約5.0之間。
43.根據權利要求37的電路芯片，其中該介電材料的分子式為M(d)Ba(a)Ti(b)O(c)，其中“M”是Au、Cu、Ni(3)Al、Ru或InSn，其中a和b分別在0.75和1.25之間，c為約2.5到約5.0之間。
44.根據權利要求37的集成電路芯片，其中第二電儲存導電層也是熱沉。
45.根據權利要求37的集成電路芯片，其中第二導電層為所有嵌入集成電路芯片內的電儲存器件所共有。
46.根據權利要求37的集成電路芯片，其中第二導電層形成有多于一個的電絕緣區，由此嵌入在集成電路芯片內的不同電儲存器件可以連接到不同的電壓。
47.根據權利要求37的集成電路芯片，其中該能量儲存器件為電容器。
48.根據權利要求37的集成電路芯片，其中該能量儲存器件為電池。
49.根據權利要求48的集成電路芯片，其中該電池為備用電池。
全文摘要
本發明涉及嵌入如印刷電路板或IC芯片等的層疊電器件內的電儲存器件。層疊電器件包括外表面。電能量儲存器件被部分或全部地嵌入層疊電器件內。此電能量儲存器件包括夾有高容量電介質的至少兩個導電層,并連接到層疊電器件上的其它電路。
文檔編號H05K1/16GK1333995SQ99803447
公開日2002年1月30日 申請日期1999年1月27日 優先權日1998年1月29日
發明者唐納德·T·斯塔菲爾 申請人:埃內格紐斯公司