電容式微機械換能器及其制造方法

電容式微機械換能器及其制造方法
【專利摘要】本發明涉及一種制造電容式微機械換能器(100)，尤其制造CMUT的方法，所述方法包括：在襯底(1)上沉積第一電極層(10)；在所述第一電極層(10)上沉積第一介電膜(20)；在所述第一介電膜(20)上沉積犧牲層(30)，所述犧牲層(30)是可去除的，以形成所述換能器的腔(35)；在所述犧牲層(30)上沉積第二介電膜(40)；在所述第二介電膜(40)上沉積第二電極層(50)；以及將所沉積的層和膜(10、20、30、40、50)中的至少一個模式化，其中，所述的沉積步驟是通過原子層沉積執行的。本發明還涉及一種通過這樣的方法制造的電容式微機械換能器(100)，尤其是CMUT。
【專利說明】電容式微機械換能器及其制造方法

【技術領域】
[0001] 本發明涉及一種制造電容式微機械換能器的方法，所述換能器尤其是用于發送和 /或接收超聲波的電容式微機械超聲換能器（CMUT)。本發明還涉及一種電容式微機械換能 器，尤其是用于發送和/或接收超聲的電容式微機械超聲換能器（CMUT)。

【背景技術】
[0002] 任何超聲（成像）系統的核心在于將電能轉換成聲能以及將聲能轉換成電能的換 能器。傳統上，這些換能器由按照線性（1-D)換能器陣列布置的壓電晶體構成，并且以高達 10MHz的頻率工作。然而，朝向矩陣（2-D)換能器陣列發展的趨勢以及將超聲（成像）功能 集成到導管和導絲中的微型化努力方向帶來了所謂的電容式微機械超聲換能器（CMUT)的 發展。CMUT包括膜片（或隔膜）、處于膜片下面的腔以及形成電容器的電極。對于接收超 聲波而言，超聲波令膜片移動或者振動，并能夠檢測到電極之間的電容變化。由此，將超聲 波變換成對應的電信號。相反，施加至電極的電信號令膜片移動或者振動，由此發射超聲。
[0003] 然而，充電是電容式微機械超聲換能器的已知缺點。W0 2010/032156 A2描述了一 種電容式微機械超聲換能器，其具有特定的層結構來解決充電問題。包括介電質的第一隔 離層被布置到第一電極和第二電極之間。此外，包括介電質的第二隔離層能夠被布置到第 二電極和腔之間。尤其是，所謂的0N0(氧化物一氮化物一氧化物）介電層提出了針對充電 的解決方案。
[0004] 在W0 2010/032156 Α2中，第一介電隔離層和第二介電隔離層使第一電極和第二 電極電隔離。這樣的介電隔離層在相當大的程度上確定了 CMUT設備的總體性能。在理想 的情況下，介電隔離層非常薄并且具有高介電常數和高擊穿電壓。然而，0N0介電層具有其 局限性，并且僅能夠以相對厚的層（例如，使用PECVD大約為250nm)并且以低介電常數被 沉積，因為氮化物的介電常數約為5到7。因而，CMUT的性能受到0N0介電層的最小厚度、 電擊穿電壓及其介電常數的限制。這樣的CMUT設備的具體問題能夠是工作電壓相當高，并 且輸出壓力相對較低。因此，需要進一步改進這樣的CMUT。


【發明內容】

[0005] 本發明的目的在于提供一種改進的電容式微機械換能器（尤其是CMUT)，具體而 言，其具有提高的性能（例如，降低了工作電壓和/或提高了輸出壓力）和/或更易于制造。 本發明的另一目的在于提供一種制造這樣的電容式微機械換能器（尤其是CMUT)的改進方 法。
[0006] 在本發明的第一方面中，提出了一種制造電容式微機械換能器，尤其是制造 CMUT 的方法，所述方法包括：在襯底上沉積第一電極層；在所述第一電極層上沉積第一介電膜； 在所述第一介電膜上沉積犧牲層，所述犧牲層是可去除的，以形成所述換能器的腔；在所述 犧牲層上沉積第二介電膜；在所述第二介電膜上沉積第二電極層；以及將所沉積的層和膜 中的至少一個模式化，其中，所述的沉積步驟是通過原子層沉積執行的。
[0007] 在本發明的另一方面中，提出了一種通過本發明的方法制造的電容式微機械換能 器，尤其是CMUT。
[0008] 在本發明的另一方面中，提出了一種電容式微機械換能器，尤其是CMUT，其包括： 處于襯底上的第一電極層；處于所述第一電極層上的第一介電膜；形成于所述第一介電膜 上面的腔；覆蓋所述腔的第二介電膜；以及處于所述第二介電膜上的第二電極層，其中，所 沉積的層和膜中的至少一個被模式化。
[0009] 本發明的基本思想是將原子層沉積（ALD)用于所述制造方法。所述ALD技術提 供了克服當前工藝限制，并因此克服了 CMUT性能限制的優點和選擇。提供了一種制造方 法，其中，在一個單個的工藝序列中沉積了所有的CMUT功能層，尤其是在受控環境下，而無 需使襯底暴露至周圍環境，而在現有技術處理工藝中這一點一般是必須的。具體而言，所 述CMUT功能層為第一電極層（提供第一電極）、第一介電膜（提供電絕緣）、犧牲層（形成 腔）、第二介電膜（提供電絕緣）以及第二電極膜（提供第二電極）。這一工藝又被稱為所 有層ALD(AL-ALD)CMUT工藝。通過這種方式獲得了具有沉積層（或膜）的堆疊的晶片。由 于在生長層的堆疊時晶片不離開ALD機器，因而能夠獲得非常干凈的材料界面。此外，可以 通過對各個層和界面的例如，應力和充電特性進行控制和細調，來獲得性能的提高。
[0010] 所述制造方法尤其使用"頂部到底部"模式化。所述頂部到底部模式化為CMUT提 供了特征金字塔形結構，尤其是階梯金字塔形結構。能夠通過使用例如FIB或SEM(掃描電 子顯微鏡）橫截面的分析來識別出這一典型橫截面。模式化意味著使所述結構（例如，所 沉積的層的堆疊）形成模式。例如，其可以能夠是使用暴露出光敏的光刻技術執行的。曝 光工具被稱為步進光刻機（Stepper)。對被稱為抗蝕劑的光敏層顯影。能夠將該模式蝕刻 到層中。蝕刻工藝可以是"濕法"或者"干法"工藝。
[0011] 原子層沉積是一種基于氣相化學工藝的順次使用的薄膜沉積技術。大部分ALD反 應使用兩種化學制品，所述化學制品通常被稱為"前體（precursors)"。這些前體按照相繼 的方式每次一種地與表面發生反應。通過反復使所述前體暴露至生長表面而沉積薄膜。ALD 是自限制的（即，在每一反應周期中沉積的薄的材料的量是恒定的）順次表面化學工藝，其 向各種成分的襯底上沉積材料的共形薄膜。ALD沉積層一般是非晶的。ALD沉積層一般具 有高質量，無針孔，并且能夠在低溫下沉積。由于低工藝溫度的原因，ALD是CMOS相容的。 更薄的介電隔離層將在更低的工作電壓以及提高的接收靈敏度下產生更大的輸出壓力。這 是因為膜片被電極之間的電力沿朝向腔的底部的方向所吸引。薄介電膜或者具有高介電常 數的材料（又稱為高ε材料或高k材料）顯著地提高了這一電力，其生成更大的輸出功率 或者提高的接收靈敏度（基于庫侖平方反比定律）。這一點對于以塌縮模式（即，膜片在操 作期間部分地觸及腔的底部，例如，通過向電極之間施加偏壓）操作的CMUT尤其成立，但是 對于處于非塌縮模式中的CMUT也成立。
[0012] 在從屬權利要求中界定了本發明的優選實施例。應當理解，所要求保護的CMUT具 有與所要求保護的方法相似和/或等同的如從屬權利要求中界定的優選實施例。同樣地， 應當理解，所要求保護的方法具有與所要求保護的方法相似和/或等同的如從屬權利要求 中界定的優選實施例。
[0013] 在尤其優選的實施例中，第一介電膜和/或第二介電膜包括含有氧化物的第一 層、含有高k材料的第二層以及含有氧化物的第三層。因而，所述介電隔離層包括氧化物層 (〇)、高k層和另一氧化物層（0)。換言之，高k層夾在兩個氧化物層（尤其是硅酮氧化物） 之間。這是所謂的層壓。高k是指高介電常數（例如，8或更高）。通常將介電常數縮寫為 字母k(或者~)。與0N0介電隔離層相比，通過這種方式能夠顯著提高換能器性能（例 如，在更低的工作電壓下具有更大的輸出壓力）。因而，通過由借助原子層沉積（ALD)而沉 積的高k材料代替0Ν0介電隔離層，實現了就工作電壓和輸出壓力而言的CMUT性能的顯著 提高。此外，與0Ν0介電隔離層相比能夠就設備的穩定性（尤其是相對于時間的穩定輸出） 而言獲得類似的性能。換言之，層壓不存儲將令超聲輸出漂移的電荷。
[0014] 在本實施例的變型中，高k材料是氧化鋁（Α1203)和/或氧化鉿（Hf02)。氧化鋁（k 或L處于7和9之間，尤其約為8或9)或氧化鉿（k或~處于12和27之間，尤其是約 為14或20)具有高介電常數。在一個范例中，能夠通過這種方式提供氧化物一氧化鋁一氧 化物（縮寫為0A0)的層壓（交替層）。在另一范例中，能夠通過這種方式提供氧化物一氧 化鉿一氧化物（縮寫為0H0)的層壓（交替層）。
[0015] 在本實施例的另一變型中，第二層包括含有氧化鋁的第一子層、含有氧化鉿的第 二子層以及含有氧化鋁的第三子層。通過這種方式，能夠提供氧化物一氧化鋁一氧化鉿一 氧化鋁一氧化物（縮寫為0ΑΗΑ0)的層壓（交替層）。氧化鋁（又稱為礬土）具有與高電 擊穿電壓組合的高介電常數。氧化鉿甚至具有更高的介電常數，但是其擊穿電壓低。因此， 0ΑΗΑ0介電隔離層組合了低應力、高介電常數和高擊穿電壓。
[0016] 在另一種變型中，第二層具有低于100nm的厚度。通過這種方式，能夠提供非常薄 的高k層，尤其是使用ALD。
[0017] 在一個實施例中，模式化包括將第二電極層模式化的步驟。通過這種方式，能夠界 定第二電極的橫向尺寸。例如，能夠將第二電極層模式化為小于第一電極層。通過這種方 式，執行"頂部到底部"模式化（例如，使用第一蝕刻掩模）。因而提供了一種特征金字塔形 結構，尤其是階梯金字塔形結構。
[0018] 在另一實施例或變型中，模式化包括將犧牲層和/或第一電極層模式化的步驟。 通過將犧牲層模式化，能夠界定腔的橫向尺寸。通過這種方式，進一步執行"頂部到底部"模 式化（例如，使用第二蝕刻掩模）。能夠在與將第二電極層模式化的步驟分開的步驟中執行 犧牲層的模式化。或者，能夠在共同的步驟中執行犧牲層的模式化和第二電極層的模式化。 通過將第一電極層模式化，能夠界定第一電極的橫向尺寸。通過這種方式，進一步執行"頂 部到底部"模式化（例如，使用第三蝕刻掩模）。能夠在將第二電極層模式化的步驟和/或 將犧牲層模式化的步驟分開的步驟中執行第一電極層的模式化。或者，能夠在共同的步驟 中執行第一電極層的模式化和犧牲層的模式化。也能夠在與第二電極層的模式化共同的步 驟中執行這一操作。
[0019] 在另一實施例中，將所沉積的層和膜的大部分或所有模式化。具體而言，在ALD沉 積之后，將通過ALD沉積的層和膜的大部分或所有模式化。尤其是將CMUT功能層的所有模 式化。更具體而言，將第一電極層、第一介電膜、犧牲層、第二介電膜和第二電極層模式化。 這一模式化能夠包括多個步驟，例如，將最頂部的（一個或多個）層模式化的第一步驟以及 將最底部的（一個或多個）層模式化的第二步驟。在每一步驟中，能夠將所述層模式化為 具有不同的橫向尺寸（沿與所述層的（一個或多個）頂表面平行的方向）。通過這種方式， 能夠建立（階梯）金字塔形結構。或者，能夠在單個步驟中執行模式化，其中，將所述層模 式化為具有相同的橫向尺寸。
[0020] 在另一實施例中，所述方法還包括沉積覆蓋所沉積的層和膜的介電層。尤其可以 使用原子層沉積執行這一沉積步驟。所述介電層尤其能夠以基本相同的覆蓋度覆蓋所沉積 的層和膜的頂表面和側表面。其提供了非常好的階梯覆蓋度，尤其是通過原子層沉積。
[0021] 在另一實施例中，所述方法還包括通過提供蝕刻孔并對犧牲層進行蝕刻來去除所 述犧牲層，以形成所述腔。通過這種方式，通過簡便的方式提供了 CMUT的腔（例如，使用第 四蝕刻掩模）。
[0022] 在另一實施例中，第一電極層和/或第二電極層包括非金屬導電材料。通過這種 方式，原子層沉積技術能夠提供在一個單個工藝序列期間沉積CMUT的所有功能層的特有 的選擇。例如，所述非金屬導電材料能夠是半導體。
[0023] 在本實施例的變型中，所述非金屬導電材料是選自包括下述材料的組中的至少一 種材料：TiN(氮化鈦）、TaN(氮化鉭）、TaCN、Ir02 (氧化銥）、ΙΤ0 (氧化銦錫）、LaNi03、和 SrRu03(釕酸鍶）。這些材料適于原子層沉積。在這一變型的變型中，所述非金屬導電材料 是TiN(氮化鈦）。氮化鈦尤其適合于原子層沉積。例如，氮化鈦具有低電阻（例如，與聚硅 酮相比），和/或能夠沉積為非常薄的層（例如，與聚硅酮相比）。
[0024] 在備選實施例中，第一電極層和/或第二電極層包括金屬導電材料。具體而言， 所述金屬導電材料能夠包括選自包括下述材料的組中的至少一種材料：Ni (鎳）、Cu (銅）、 W (鎢）、Pt (鉬）、Ir (銥）和A1 (鋁）。例如，所述金屬能夠是它們的合金。
[0025] 在另一實施例中，第一介電膜和/或第二介電膜包括工藝殘余，例如，碳或氯殘 余。這些殘余可以是ALD工藝中使用的前體的殘余。其表明CMUT已經使用原子層沉積被 制造。例如，能夠使用XPS(X射線光電子能譜）或者諸如SIMS(二次離子質譜）的其他表 征方法檢測所述殘余。
[0026] 在另一實施例中，至少一個模式化的層和/或膜在其側面陡直地或者不連續地終 止。換言之，層的頂表面和側表面基本上相互正交。其表明所述CMUT已經使用模式化被制 造。理想地，層的頂表面和側表面相互正交（90° )或者成直角。然而，在實際中，所述層可 能由于模式化（尤其是蝕刻）工藝不完美的原因而具有一定的斜度，或者可以有意施加一 定的斜度。而且，對各種材料的蝕刻率也是不等的。因而，在將具有不同特性的層的堆疊模 式化（尤其是蝕刻）時，所述層的頂表面和側表面在其末端處將不是理想的直角。例如，能 夠建立懸伸結構。因而，能夠將基本正交理解為是處于70°和110° (90° ±20° )之間 的，或者80°和100° (90° ±10° )之間的，或者85°和95° (90° ±5° )之間的角。
[0027] 在另一實施例中，將第二電極層模式化為比第一電極層小。其表明所述CMUT已經 使用"頂部到底部"模式化被制造。因而提供了一種特征金字塔形結構，尤其是階梯金字塔 形結構。
[0028] 在另一實施例中，所述CMUT還包括從第一電極層和/或第二電極層沿與所述層的 頂表面正交的方向延伸的至少一個導電通孔。因而，所述導電通孔與沉積層正交或成直角。 通過這種方式，能夠為第一電極、第二電極或兩者提供電連接。例如，可以將導電通孔電連 接至CMUT下面的ASIC。
[0029] 在另一實施例中，所述CMUT還包括覆蓋所沉積的層和膜的介電層。具體而言，所 述介電層以基本相同的覆蓋度覆蓋所沉積的層和膜的頂表面和側表面。其表明CMUT提供 了非常好的階梯覆蓋度，尤其是使用原子層沉積。具體而言，所述介電層的垂直部分能夠基 本上正交于所沉積的層和/或膜而延伸。如上文所述，能夠將基本正交理解為是處于70° 和110° (90° ±20° )之間的，或者80°和100° (90° ±10° )之間的，或者85°和 95° (90° ±5° )之間的角。

【專利附圖】

【附圖說明】
[0030] 本發明的這些和其他方面將從下文描述的實施例變得顯而易見并參考下文描述 的實施例加以闡述。在以下附圖中：
[0031] 圖la-1 j示出了根據第一實施例的制造 CMUT的方法；
[0032] 圖lj不出了根據第一實施例的CMUT的不意性橫截面；
[0033] 圖2a_2j示出了根據第二實施例的制造 CMUT的方法；
[0034] 圖2 j示出了根據第二實施例的CMUT的橫截面；
[0035] 圖3a_3h示出了根據第三實施例的制造 CMUT的方法；
[0036] 圖3h示出了根據第三實施例的CMUT的示意性橫截面；
[0037] 圖4示出了介電常數（ε )相對于CMUT的相對聲輸出壓力的圖；并且
[0038] 圖5示出了跨介電質的電場相對于流經所述介電質的電流的示范性圖。

【具體實施方式】
[0039] 圖la-1 j示出了根據第一實施例的制造 CMUT100的方法。具體而言，圖lb-1 j示 出了在已經通過使用原子層沉積（ALD)在一個工藝序列中沉積了所有的功能CMUT層（參 考圖la)之后的示意性頂部到底部工藝流程。
[0040] 所述方法開始于使用ALD的工藝序列（參考圖la)。首先，將第一電極層10沉積到 襯底（未示出）或介電層11上。在圖la所示的實施例中，在襯底和第一電極層10之間提 供或沉積介電層11。在這種情況下，介電層11是處于襯底上的第一層。在這種情況下，例 如，介電層能夠由（硅）氧化物或（硅）氮化物構成，尤其是在ASIC上進行處理時，其中，通 常使用平面化步驟建立平滑表面。然而，也能夠省略介電層11。之后，將第一介電膜20沉 積到第一電極層10上，并且將犧牲層30沉積到第一介電膜30上。犧牲層30是可去除的， 以在之后形成換能器的腔。隨后，將第二介電膜40沉積在犧牲層30上。之后，將第二電極 層50沉積在第二介電膜40上。在圖la的實施例中，將額外的介電層51沉積在第二電極層 50上。介電層51覆蓋或保護第二電極層40,尤其是在執行犧牲蝕刻以去除犧牲層30時。 然而，也能夠省略介電層51。通過原子層沉積（ALD)執行上文所述的這些沉積步驟中的每 步。通過這種方式提供了介電材料和導電材料的交替層的堆疊（參考圖la)。因而，在一個 單個工藝序列中沉積了所有的CMUT功能層（AL-ALD CMUT)，一個單個工藝序列即ALD機器 中的單次運行，其中，晶片不離開機器，但是可以發生若干（處理或沉積）步驟。因而，能夠 在一個工藝序列中在彼此上堆疊各種材料，但是在這一工藝序列內是通過各種（處理或沉 積）步驟依次沉積各種材料的。這一工藝或工藝序列也被稱為所有層ALD (AL-ALD) CMUT工 藝。
[0041] 所述方法還包括將所沉積的層和膜10、20、30、40、50、51中的至少一個模式化。將 參考圖lb-d解釋這樣的模式化的范例。所述制造方法使用了"頂部到底部"模式化。頂 部到底部模式化為CMUT提供了特征金字塔形結構，尤其是階梯金字塔形結構（例如，能夠 經由利用FIB或SEM橫截面的分析方法來識別出該典型橫截面）。至少一個模式化的層 和/或膜在其側面陡直地或者不連續地終止。換言之，層的頂表面和側表面基本上相互正 交。其表明CMUT已經使用模式化被制造。理想地，層的頂表面和側表面相互正交（90° )。 然而，在實際中，所述層由于模式化（尤其是蝕刻）工藝不完美的原因而具有一定的斜度， 或者可以有意施加一定的斜度。而且，對各種材料的蝕刻率也是不等的。因而，在對具有 不同屬性的層的堆疊模式化（尤其是蝕刻）時，所述層的頂表面和側表面在其末端處將不 是完美的直角。例如，能夠建立懸伸結構。因而，能夠將基本上正交理解為是處于70°和 110° (90° ±20° )之間的，或者處于80°和100° (90° ±10° )之間的，或者處于85° 和95° (90° ±5° )之間的角度。
[0042] 在第一實施例中，從圖lb能夠看出，模式化包括將第二電極層50模式化的第一步 驟。這一步驟是使用第一蝕刻掩模（利用"掩模1"標示）執行的。通過這種方式，界定了 第二電極50的橫向尺寸（沿與所述層的頂表面或者襯底的頂表面平行的方向）或者長度。 在本范例中，在第一模式化步驟中，還將第二介電膜40模式化（以及第二電極層50上的額 外介電層51)。能夠看出，將第二電極層50模式化為小于第一電極層10。例如，能夠按照環 形電極的形式將第二電極層50模式化。其對聲性能是有利的。模式化還包括將犧牲層30 模式化的第二（獨立）步驟，如圖lc所示。這一步驟是使用第二蝕刻掩模（利用"掩模2" 標示）執行的。通過這種方式，能夠界定CMUT的腔的橫向尺寸（沿與所述層的頂表面或者 襯底的頂表面平行的方向）或者長度。此外，如圖Id所示，模式化包括將第一電極層10模 式化的第三（獨立）步驟。這一步驟是使用第三蝕刻掩模（利用"掩模3"標示）執行的。 通過這種方式，界定了第一電極30的橫向尺寸（沿與所述層的頂表面或者襯底的頂表面平 行的方向）或者長度。在本范例中，在第三模式化步驟中還將第一介電膜20模式化。在這 一范例中，唯獨沒有將襯底上的介電層11模式化。因而，現在所沉積的層和膜中的大多數 (除了介電層11之外）都被模式化。現在，完成了 ALD沉積之后的模式化步驟。現在所有 的所沉積的功能CMUT層和膜10、20、30、40、50、51都被模式化。
[0043] 在隨后步驟中，現在參考圖le，所述方法包括沉積覆蓋所沉積的層和膜10、20、 30、40、50、51的介電層60。能夠再次使用原子層沉積（ALD)執行這一沉積步驟。或者，能 夠使用諸如PECVD的另一技術。介電層60以基本相同的覆蓋度（例如，介電層60的水平 部分的厚度和介電層60的垂直部分的厚度基本上相同）覆蓋所沉積的層和膜10、20、30、 40、50、51的頂表面和側表面。通過這種方式，提供了非常好的階梯覆蓋度。換言之，介電 層60的垂直部分和介電層60的水平部分具有大約相同的覆蓋度或厚度（參考圖le)。介 電層60的垂直部分（沿與所述各個層的頂表面或者所述襯底的頂表面正交的方向）基本 上正交于所沉積的層和膜10、20、30、40、50、51而延伸。理想地，介電層60的垂直部分與所 沉積的層和/或膜正交（90° )或者成直角。然而，實際上介電層60具有一定的斜度。因 此，介電層60的垂直部分將不會處于完美的直角。因而，能夠將基本上正交理解為是處于 70°和110° (90° ±20° )之間的，或者處于80°和100° (90° ±10° )之間的，或者 處于85°和95° (90° ±5° )之間的角度。
[0044] 隨后，所述方法包括通過提供蝕刻孔32 (參考圖If)，尤其是多個蝕刻孔（例如， 三個或更多），并對犧牲層30進行蝕刻而去除犧牲層30,以形成腔35 (參考圖lg)。使用 第四蝕刻掩模（利用"掩模4"標示）執行蝕刻孔32的提供。蝕刻孔32提供于介電層60 中。所述腔的高度（沿與所述層的頂表面或者所述襯底的頂表面正交的方向）是由所去除 的犧牲層30的厚度界定的。之后，參考圖lh，能夠提供覆蓋介電層60的額外層70,尤其是 額外的介電層。額外層70將蝕刻孔32關閉或密封。
[0045] 此外，所述方法包括提供至少一個導電通孔15、55,所述導電通孔分別從第一電極 層10和第二電極層50沿與所述層的頂表面（或者所述襯底的頂表面）正交的方向延伸。 因而，導電通孔15、55與所沉積的層正交或成直角。在本范例中，這是通過提供蝕刻孔62 并利用導電材料填充蝕刻孔62以形成導電通孔15、55而執行的。因而，提供了（通過額外 層70、介電層60和第一介電膜20)通往第一電極層10的第一蝕刻孔62。提供了（通過介 電層60和額外層70)通往第二電極層50的第二蝕刻孔62。利用導電材料填充第一蝕刻 孔62,以形成從第一電極層10開始的通孔15。利用導電材料填充第二蝕刻孔62,以形成從 第二電極層50開始的通孔55。此外，提供導電部分16、56,所述導電部分用于分別從通孔 15、55提供外部電連接（例如，通往ASIC和/或電源，例如以連接至偏壓，或者是通往線纜 或絲焊的連接）。通過這種方式，為第一電極10和第二電極50兩者都提供了電連接（例 如，通往CMUT下面的ASIC)。應當理解，也能夠僅提供第一蝕刻孔或者第二蝕刻孔。例如， 也能夠在襯底中形成從第一電極10開始的導電通孔15。
[0046] 圖1 j示出了根據第一實施例的CMUT100的示意性橫截面。圖1 j的CMUT100具體 而言已經使用上文參考圖1所述的方法被制造。CMUT100包括處于襯底（未示出）上的第 一（底部）電極層10、處于第一電極層10上的第一介電膜20、形成于第一介電膜20上的腔 35、覆蓋腔35的第二介電膜40以及處于第二介電膜40上的第二（頂部）電極層50。任選 地，CMUT100可以包括介電層11和介電層51。所沉積的層和膜中的大多數都被模式化。在 這一實施例中，所有的所沉積的CMUT功能層和膜10、20、30、40、50都被模式化。因而，所沉 積的CMUT功能層和膜10、20、30、40、50中的每者都被模式化。第二電極層50被模式化為 小于第一電極層1〇(例如，是按照環形電極的形式模式化的），這對聲性能有利。將第二電 極層50模式化為小于腔35。將腔35模式化為小于第一電極層10。通過這種方式，提供了 特征（階梯）金字塔形結構。CMUT100還包括覆蓋所沉積的層和膜10、20、30、40、50的介電 層60。如上文所述，介電層60以基本相同的覆蓋度或厚度覆蓋所沉積的層和膜10、20、30、 40、50的頂表面和側表面。介電層60的垂直部分基本上正交于所沉積的層10、20、30、40、 50而延伸。CMUT100還包括覆蓋介電層60的額外層70。具體而言，與其他層或膜相比，額 外層70要厚得多，例如，多于2倍或更多倍，或者多于5倍或更多倍（例如，與大約1 μ m的 層70的厚度相比，層40的厚度大約為200nm)。此外，CMUT包括導電通孔15,所述導電通 孔從第一電極層10沿與所述層的頂表面正交的方向（圖lj中的垂直方向）延伸。而且， CMUT100包括導電通孔55,所述導電通孔從第二電極層50沿與所述層的頂表面正交的方向 (圖lj中的垂直方向）延伸。此夕卜，CMUT100還包括導電部分16、56,所述導電部分用于分 別從通孔15、55提供外部電連接（例如，通往ASIC和/或電源，例如以連接至偏壓，或者是 通往線纜或絲焊的連接）。通孔15、55沿垂直方向（與所述層或襯底的（一個或多個）頂 表面正交）延伸，并且導電部分56沿水平方向（平行于所述層或襯底的（一個或多個）頂 表面）延伸。
[0047] 圖2a_2j示出了根據第二實施例的CMUT的制造方法。在這一實施例中，襯底1包 括集成于其中的ASIC2以及處于該襯底中的導電通孔15。或者，ASIC2也能夠附著至襯底 1。所述方法開始于將第一電極層10沉積到所述襯底1上。之后，將第一介電膜20沉積到 第一電極層10上，并且將犧牲層30沉積到第一介電膜20上。犧牲層30是可去除的，以在 之后形成換能器的腔。隨后，將第二介電膜40沉積在犧牲層30上。之后，將第二電極層50 沉積在第二介電膜40上。通過原子層沉積（ALD)執行這些沉積步驟中的每者。通過這種 方式提供了介電材料和導電材料的交替層的堆疊（參考圖2b)。因而，在一個單個工藝序列 中沉積了所有的CMUT功能層（AL-ALD CMUT)。
[0048] 所述方法還包括將所有的所沉積的層和膜10、20、30、40、50,尤其是將所有的所沉 積的CMUT功能層10、20、30、40、50模式化。在這一實施例中，模式化包括將第二電極層50 模式化的第一步驟（參考圖2c)以及將犧牲層30和第一電極層10以及第一介電膜20和 第二介電膜40模式化的第二（獨立）步驟（參考圖2d)。于是，在這一實施例中，在共同的 步驟中將犧牲層30和第一電極層10模式化。將第二電極層50模式化的第一步驟是使用 第一蝕刻掩模（掩模1)執行的。第二模式化步驟能夠是使用第二蝕刻掩模（掩模2)執行 的。能夠看出，（例如，按照環形電極的形式）將第二電極層50模式化為小于第一電極層 10。現在，完成了模式化步驟。
[0049] 在隨后的步驟中，現在參考圖2e，所述方法包括沉積覆蓋所沉積的層和膜10、20、 30、40、50的介電層60。再次使用原子層沉積（ALD)執行這一沉積步驟。如上文所述，介電 層60以基本相同的覆蓋度或厚度覆蓋所沉積的層和膜10、20、30、40、50的頂表面和側表 面。通過這種方式，提供了非常好的階梯覆蓋度。換言之，介電層60的垂直部分和介電層 60的水平部分具有大約相同的覆蓋度或厚度（參考圖2e)。介電層60的垂直部分基本上 正交于所沉積的層10、20、30、40、50而延伸。
[0050] 隨后，所述方法包括通過提供蝕刻孔32 (參考圖2f)，并對犧牲層30進行蝕刻而 去除犧牲層30,以形成腔35 (參考圖2g)。將蝕刻孔32提供于介電層60和第二介電隔離 膜40中。能夠使用第三蝕刻掩模（掩模3)提供蝕刻孔32。之后，參考圖2h，能夠提供覆 蓋介電層60的額外層70,尤其是額外的介電層。額外層70將蝕刻孔32關閉或密封。
[0051] 此外，所述方法還包括提供導電通孔55,所述導電通孔從第二電極層50沿與所述 層的頂表面正交的方向延伸。因而，導電通孔55與所沉積的層正交或者成直角。在本范例 中，這是提供蝕刻孔62 (參考圖2i)并利用導電材料填充蝕刻孔62以形成導電通孔55 (參 考圖2j)而執行的。能夠使用第四蝕刻掩模（掩模4)執行蝕刻孔62的提供。在襯底1中 形成通往第一電極10的導電通孔15。此外，提供了用于從通孔55提供外部電連接的導電 部分56。這能夠通過在額外層70上沉積導電層，之后將所述導電層模式化而執行。這能夠 使用第五蝕刻掩模（掩模5)而執行。
[0052] 圖2j示出了根據第二實施例的CMUT100的橫截面。圖2j的CMUT100具體而言已 經使用上文參考圖2所述的方法被制造。CMUT100包括處于襯底1上的第一電極層10、處 于第一電極層10上的第一介電膜20、形成于第一介電膜20上面的腔35、覆蓋腔35的第二 介電膜30以及處于第二介電膜40上的第二電極層50。任選地，CMUT100可以包括處于襯 底上的介電層11和處于第二電極層50上的介電層51，如參考第一實施例所解釋的。在圖 2j所示的實施例中，所有的所沉積的CMUT功能層和膜10、20、30、40、50都被模式化。將第 二電極層50模式化為比第一電極層10和腔35小或者具有更小的橫向尺寸（沿平行于所 述層或襯底的（一個或多個）頂表面的方向），例如，就圓形而言具有較小的直徑。通過這 種方式，提供了特征（階梯）金字塔形結構。CMUT100還包括覆蓋所沉積的層和膜10、20、 30、40、50的介電層60。如上文所述，介電層60以基本相同的覆蓋度覆蓋所沉積的層和膜 10、20、30、40、50的頂表面和側表面。介電層60的垂直部分基本上正交于所沉積的層10、 20、30、40、50而延伸。01^1100還包括覆蓋介電層60的額外層70。具體而言，與其他層或 膜相比，額外層70要厚得多，例如，多于2倍或更多倍，或者多于5倍或更多倍（例如，與大 約1 μ m的層70的厚度相比，層40的厚度大約為200nm)。應當指出，在圖2j中，只是示意 性地指示了額外層70,而且其能夠相當遵循層60的形狀，這與相對于圖lj圖示的額外層 70類似。此外，CMUT包括導電通孔55,所述導電通孔從第二電極層50沿與所述層的頂表 面正交的方向（圖2j中的垂直方向）延伸。CMUT100還包括導電部分56,所述導電部分用 于從通孔55提供外部電連接（例如，通往ASIC和/或電源，例如以連接至偏壓，或者是通 往線纜或絲焊的連接）。而且，CMUT100包括從第一電極10開始的導電通孔15。導電通孔 15形成于襯底1中。通孔15、55沿垂直方向（與所述層或襯底的（一個或多個）頂表面正 交）延伸，并且導電部分56沿水平方向（平行于所述層或襯底的（一個或多個）頂表面） 延伸。
[0053] 圖3a_3h示出了根據第三實施例的制造 CMUT的方法。圖3a_3h的第三實施例的 方法與圖2a_2j的第二實施例的方法類似。然而，與第二實施例相比，省略了圖2c的單獨 將第二電極層50模式化的步驟。因此，在第三實施例中，使用的蝕刻掩模更少。
[0054] 而且，在該第三實施例中，襯底1包括集成于其中的ASIC2以及處于襯底1中的導 電通孔15。所述方法開始于將第一電極層10沉積到襯底1上。之后，將第一介電膜20沉 積到第一電極層10上，并且將犧牲層30沉積到第一介電膜20上。犧牲層30是可去除的， 以在之后形成換能器的腔。隨后，將第二介電膜40沉積在犧牲層30上。之后，將第二電極 層50沉積在第二介電膜40上。通過原子層沉積（ALD)執行這些沉積步驟中的每者。通過 這種方式提供了介電材料和導電材料的交替層的堆疊（參考圖3a)。因而，在一個單個工藝 序列中沉積了所有的CMUT功能層（AL-ALD CMUT)。
[0055] 所述方法還包括將所有的所沉積的層和膜10、20、30、40、50，尤其是將所有的所沉 積的CMUT功能層10、20、30、40、50模式化。在這一實施例中，模式化包括將第二電極層50、 犧牲層30和第一電極層10模式化的共同步驟（參考圖3b)。因而，在這一實施例中，在共 同的步驟中將所有的所沉積的層（第二電極層50、第二介電隔離層40、犧牲層30、第一介電 隔離層20和第一電極層10)模式化。能夠看出，所有的所沉積的層和膜10、20、30、40、50都 具有相同的橫向尺寸（沿與所述層或襯底的（一個或多個）頂表面平行的方向），例如，就 圓形而言具有相同的直徑。能夠使用第一蝕刻掩模（掩模1)執行共同的模式化步驟。現 在，完成了模式化步驟。
[0056] 在隨后的步驟中，現在參考圖3c，所述方法包括沉積覆蓋所沉積的層和膜10、20、 30、40、50的介電層60。再次使用原子層沉積（ALD)執行這一沉積步驟。介電層60以基本 相同的覆蓋度覆蓋所沉積的層和膜10、20、30、40、50的頂表面和側表面。通過這種方式，提 供了非常好的階梯覆蓋度。換言之，介電層60的垂直部分和介電層60的水平部分具有大 約相同的覆蓋度或厚度（參考圖3c)。
[0057] 隨后，所述方法包括通過提供蝕刻孔32 (參考圖3d)，并對犧牲層30進行蝕刻而去 除犧牲層30,以形成腔35(參考圖3e)。將蝕刻孔32提供于介電層60和第二介電隔離膜 40中。如圖3d和3e所示，蝕刻孔32優選不提供在第二電極層50中，而是提供在與之毗 鄰的某處。如圖3d和圖3e中的虛線所示，蝕刻孔32從介電層60延伸經過第二電極層50 到達第二介電膜40。能夠使用第二蝕刻掩模（掩模2)提供蝕刻孔32。之后，參考圖3f，能 夠提供覆蓋介電層60的額外層70,尤其是額外的介電層。額外層70將蝕刻孔32關閉或密 封。
[0058] 此外，所述方法還包括提供導電通孔55,所述導電通孔從第二電極層50沿與所述 層的頂表面正交的方向延伸。因而，導電通孔55與所沉積的層正交或者成直角。在本范例 中，這是通過提供蝕刻孔62(參考圖3g)并利用導電材料填充蝕刻孔62以形成導電通孔 55 (參考圖3h)而執行的。能夠使用第三蝕刻掩模（掩模3)執行蝕刻孔62的提供。在襯 底1中形成通往第一電極10的導電通孔15。此外，提供用于從通孔55提供外部電連接的 導電部分56。這能夠通過在額外層70上沉積導電層，之后將所述導電層模式化而執行。這 能夠使用第四蝕刻掩模（掩模4)而執行。
[0059] 圖3h示出了根據第三實施例的CMUT100的示意性橫截面。圖3h的CMUT100具體 而言已經使用上文參考圖3所述的方法被制造。CMUT100包括處于襯底1上的第一電極層 10、處于第一電極層10上的第一介電膜20、形成于第一介電膜20上面的腔35、覆蓋腔35 的第二介電膜30以及處于第二介電膜40上的第二電極層50。任選地，CMUT100可以包括 處于襯底上的介電層11和處于第二電極層50上的介電層51，如參考第一實施例所解釋的。 在圖3h所示的實施例中，所有的所沉積的CMUT功能層和膜10、20、30、40、50都在共同步驟 中被模式化。因而，將所有的所沉積的層和膜10、20、30、40、50模式化為具有相同的橫向尺 寸（沿與所述層或襯底的（一個或多個）頂表面平行的方向），例如，就圓形而言具有相同 的直徑。因而，在這一實施例中未提供特征（階梯）金字塔形結構。CMUT100還包括覆蓋所 沉積的層和膜10、20、30、40、50的介電層60。介電層60以基本相同的覆蓋度覆蓋所沉積的 層和膜10、20、30、40、50的頂表面和側表面，如上文所述。介電層60的垂直部分基本上正 交于所沉積的層10、20、30、40、50而延伸。CMUT100還包括覆蓋介電層60的額外層70。具 體而言，與其他層或膜相比，額外層70要厚得多，例如，多于2倍或更多倍，或者多于5倍或 更多倍（例如，與大約1 μ m的層70的厚度相比，層40的厚度大約為200nm)。應當指出， 在圖3h中，只是示意性地指示了額外層70,而且其能夠相當遵循層60的形狀，這與相對于 圖lj圖示的額外層70類似。此外，CMUT包括導電通孔55,所述導電通孔從第二電極層50 沿與所述層的頂表面正交的方向（圖3h中的垂直方向）延伸。此外，CMUT100還包括導電 部分56,所述導電部分用于從通孔55提供外部電連接（例如，通往ASIC和/或電源，例如 以連接至偏壓，或者是通往線纜或絲焊的連接）。而且，CMUT100包括從第一電極10開始的 導電通孔15。導電通孔15形成于襯底1中。通孔15、55沿垂直方向（與所述層或襯底的 (一個或多個）頂表面正交）延伸，并且所述導電部分沿水平方向（平行于所述層或襯底的 (一個或多個）頂表面）延伸。
[0060] 優選地，在所示出的實施例中的任何實施例中，第一介電膜20和第二介電膜40中 的每者包括含有氧化物的第一層、含有高k材料的第二層以及含有氧化物的第三層。因而， 介電隔離層20、40包括氧化物層（0)、高k層和另一氧化物層（0)。換言之，高k層夾在兩 個氧化物層（尤其是硅酮氧化物）之間。具體而言，所述高k材料能夠是氧化鋁（A1203)和 /或氧化鉿（Η--2)。例如，能夠提供氧化物一氧化鋁一氧化物（縮寫為0A0)的層壓（交替 層）。在另一個范例中，第二層包括含有氧化鋁的第一子層、含有氧化鉿的第二子層以及含 有氧化鋁的第三子層。通過這種方式，能夠提供氧化物一氧化鋁一氧化鉿一氧化鋁一氧化 物（縮寫為0ΑΗΑ0)的層壓（交替層）。
[0061] 所沉積的層的介電常數大體取決于材料密度，并因而取決于沉積或處理設置，例 如，處理溫度（形成所述層的溫度）。氧化鋁具有處于7和9之間的介電常數（k或L)， 具體取決于沉積或處理設置。例如，氧化鋁的介電常數可以是7. 5 (例如，是在大約265°C 的低溫下沉積的），或者8 (例如，是在大約350°C的高溫下沉積的），或者9。氧化鉿具有處 于12和27之間的介電常數（k或~)，具體取決于沉積或處理設置。例如，氧化鉿的介電 常數能夠是14或20或25。例如，氧化鋁一氧化鉿一氧化鋁的壓蹭的介電常數能夠是10。
[0062] 優選地，在所示出的實施例的每者當中，第一電極層10和第二電極層50的每者包 括非金屬導電材料（例如，半導體）。例如，所述非金屬導電材料能夠是選自包括下述材料 的組中的至少一種（或者確切一種）材料：TiN(氮化鈦）、TaN(氮化鉭）、TaCN、Ir02 (氧化 銥）、ΙΤ0 (氧化銦錫）、LaNi03和SrRu03 (釕酸鍶）。這些材料適于原子層沉積。具體而言， 所述非金屬導電材料能夠是氮化鈦（TiN)。氮化鈦（TiN)具有大約30到70 μ Ω cm的導電 性，其被看作是良導體。也能夠使用多晶硅（具有約為500 μ Ω cm的導電性）。應當理解，電 極層的材料也能夠是任何其他導電材料，例如，金屬，尤其包括選自包括下述材料的組中的 至少一種（或者確切一種）材料：Ni(鎳）、Cu(銅）、W(鎢）、Pt(鉬）、Ir(銥）和A1(鋁）。 例如，所述金屬能夠是其合金。例如，鋁具有約為3μ Qcm的導電性。在任何情況下，所述 電極的金屬和非金屬的導電材料必須適于通過ALD被沉積（例如，在ALD機器中）。
[0063] 介電層60和/或額外層70例如能夠是或者包括氧化物（尤其是氧化硅）、氮化物 (尤其是氮化硅）或者兩者的組合。例如，介電層60能夠是或者包括（硅）氧化物和（硅） 氮化物的組合。例如，額外層70能夠是或者包括（硅）氮化物。然而，應當理解，能夠使用 任何其他適當的介電材料。例如，能夠通過ALD或者PECVD沉積介電層60。尤其能夠通過 PECVD沉積額外層70,因為其具有較大的厚度。具體而言，犧牲層30由不同于介電隔離層 20、40的材料（具有不同的蝕刻屬性）構成。通過這種方式，能夠選擇性地去除犧牲層。
[0064] 圖4不出了介電常數（ε )相對于CMUT的相對聲輸出壓力的圖。圖4基于模擬。 假定所有的尺寸（縫隙厚度、介電質厚度等）均恒定。實心圓指示通過ALD沉積的氧化鉿 (Hf〇2)(這里具有14的ε )。空心圓指示0Ν0。菱形指示通過ALD沉積的氧化鋁（Α1203)(這 里具有8的ε)。能夠看出，假設能夠施加偏壓，那么高k材料幾乎使輸出壓力加倍（例如， 對于A1203約為70% )。
[0065] 圖5示出了跨介電質的電場相對于流經所述介電質的電流的示范性圖。針對0N0 和高溫下的氧化鋁Α1203中的每者示出了場相對于電流的圖。從圖5能夠看出，對于相同的 場值而言，氧化鋁Α1203 (高溫下）與0Ν0相比具有較小的漏電流。而且，對于氧化鋁Α1203 (高 溫下）而言，至少能夠施加相比0Ν0相同的偏壓。
[0066] 已經表明，提供高k介電層以及使用原子層沉積（ALD)技術制造的層堆疊顯著提 高了 CMUT的性能（例如，通過降低工作電壓和/或提高（聲）輸出壓力）。具體而言，通過 提供非金屬電極（例如，TiN)代替金屬電極，ALD技術提供了在一個單個工藝步驟中沉積所 有的CMUT功能層的特有選擇。因而，具有較高有效介電常數的介電堆疊提供了性能改善， 所述性能改善應與由于介電層中的電荷俘獲而產生的CMUT的類似或較低的漂移相組合。 所有層ALD(AL-ALD)CMUT工藝是非常有利的，因為其提供了通過調諧各體層以及它們的界 面的特性屬性而進一步提高CMUT性能的選擇。AL-ALD技術連同頂部到底部模式化確保了 各種介電質的高質量界面，而且需要更少的操作員干預。
[0067] 在CMUT中，能夠檢測是否已經通過ALD沉積了層，在一個范例中，如果是通過ALD 沉積的，那么第一介電膜20和/或第二介電膜40包括工藝殘余物，例如，碳或氯殘余。例 如，能夠使用XPS (X射線光電子能譜）或者諸如SIMS (二次離子質譜）的其他表征方法檢 測所述殘余。在另一范例中，介電隔離層20、40的第二層具有低于100nm的厚度。這樣的 非常薄的高k層（只）能夠使用ALD來提供。
[0068] 在文中描述的方法（AL-ALD)中，幾乎整個的層堆疊首先被沉積，之后被模式化 (最后沉積還對腔進行密封的介電層）。因而，對于通過這一方法制造的CMUT而言，在CMUT 的橫截面中，在毗鄰膜片的區域中，介電層的所有或者大部分均被去除或者不存在。然而， 對于通過其他方法（非ALD)，例如，使用濺射制造的CMUT而言，在CMUT的橫截面中，在毗鄰 膜片的區域中，構成CMUT的介電層的所有或者大部分都是存在的。
[0069] 通過ALD沉積的層（尤其是A1A和/或Hf02的層）能夠表現出下述特征中的一 個或多個：
[0070] (1)例如，與濺射的A1203不同，ALD沉積的A1 203的階梯覆蓋度非常好，而且非常 共形。例如，其可在（橫截面）SEM中檢測到。
[0071] (2)ALD氧化物允許更好地控制充電效應，而且漏電流低得多（因為它們無針孔）， 這一點顯示在電容式電壓測量（CV曲線）中。
[0072] (3)A1203的組成方式（compoistion)是不同的（例如，與溉射A1 203相比），能夠通 過RBS和/或XPS被檢測。
[0073] (4)諸如碳的典型工藝殘余物（在例如濺射A1203中找不到），其由XPS或SMS檢 測。
[0074] 只是作為范例，能夠使用SMS (二次離子質譜）檢測濺射氧化鋁和通過ALD沉積 的氧化鋁之間的差異。例如，在濺射過程中，使用氬，并且在濺射層中發現了一些殘余物 (例如，幾個百分點）。其能夠通過SIMS(二次離子質譜）容易地檢測到。
[0075] 與0N0介電隔離層中的氧化物層（0)相比，0A0介電隔離層中的氧化物層（0)的 功能是極為不同的。0Ν0介電隔離層中的氧化物層（0)存在于該處是出于電的原因。在沒 有氧化物層（0)的情況下，那么將存在CMUT設備的顯著充電，其將使性能嚴重劣化。在實 踐當中，單個〇層（通過PECVD沉積）的最小厚度約為50nm。0N0介電隔離層中的氧化物 層（〇)存在于該處是出于處理的原因。已經發現，在沒有氧化物層的情況下（即，僅氧化鋁 層），那么所述層將遭受非常大的機械應力，從而導致極度的膜片變形，且CMUT設備將無法 工作。然而，使用0A0介電隔離層則提供了低應力水平。氧化物層能夠是薄的。此外，0A0 介電隔離層與僅氧化鋁層相比甚至具有更好的電行為。
[0076] 已經按照涉及超聲的CMUT描述了所述電容式微機械換能器。然而，應當理解，也 能夠將所述電容式微機械換能器用于其他應用，例如，作為壓力傳感器或壓力換能器。
[0077] 所述電容式微機械換能器，尤其是CMUT能夠包括或者能夠是單個單元，尤其是 CMUT單元。然而，應當理解，所述電容式微機械換能器，尤其是CMUT還能夠包括多個單元 (尤其是CMUT單元）或者單元（尤其是CMUT單元）陣列。所述電容式微機械換能器，尤其 是CMUT和/或其層能夠具有圓形。然而，也能夠使用其他形狀，例如，方形或者六邊形。
[0078] 盡管已經在附圖和前面的描述中詳細說明和描述了本發明，但這樣的說明和描述 被認為是說明性或示范性的而非限制性的；本發明不限于公開的實施例。通過研究附圖、說 明書和權利要求書，本領域的技術人員在實踐請求保護的本發明時能夠理解和實現所公開 實施例的其他變型。
[0079] 在權利要求中，"包括" 一詞不排除其他元件或步驟，并且量詞"一"或"一個"不排 除多個。單個元件或其他單元可以完成權利要求中記載的若干項目的功能。在互不相同的 從屬權利要求中記載特定措施并不指示不能有利地使用這些措施的組合。
[0080] 權利要求中的任何附圖標記不得被解釋為對范圍的限制。
【權利要求】
1. 一種制造電容式微機械換能器（100)，尤其是制造 CMUT的方法，所述方法包括： -在襯底（1)上沉積第一電極層（10)， -在所述第一電極層（10)上沉積第一介電膜（20)， -在所述第一介電膜（20)上沉積犧牲層（30)，所述犧牲層（30)是可去除的，以形成所 述換能器的腔（35)， -在所述犧牲層（30)上沉積第二介電膜（40)， -在所述第二介電膜（40)上沉積第二電極層（50)，以及 -將所沉積的層和膜（10、20、30、40、50)中的至少一個模式化，其中，所述的沉積的步 驟是通過原子層沉積執行的。
2. 根據權利要求1所述的方法，其中，模式化包括將所述第二電極層（50)模式化的步 驟。
3. 根據權利要求2所述的方法，其中，模式化包括將所述犧牲層（30)和/或所述第一 電極層（10)模式化的步驟。
4. 根據權利要求1所述的方法，其中，所沉積的層和膜（10、20、30、40、50)中的大多數 或全部被模式化。
5. 根據權利要求1所述的方法，還包括沉積介電層￠0)，所述介電層￠0)覆蓋所沉積 的層和膜（10、20、30、40、50)。
6. 根據權利要求1所述的方法，還包括通過提供蝕刻孔（32)并對所述犧牲層（30)進 行蝕刻而去除所述犧牲層（30)，以形成所述腔（35)。
7. -種通過權利要求1所述的方法制造的電容式微機械換能器（100)，尤其是CMUT。
8. -種電容式微機械換能器（100)，尤其是CMUT，包括： -襯底（1)上的第一電極層（10)， -所述第一電極層（10)上的第一介電膜（20)， -形成于所述第一介電膜（20)的上面的腔（35)， -覆蓋所述腔（35)的第二介電膜（40)，以及 -所述第二介電膜（40)上的第二電極層（50)， 其中，所沉積的層和膜（10、20、30、40、50)中的至少一個被模式化。
9. 根據權利要求8所述的換能器，其中，所述第一電極層（10)和/或所述第二電極層 (50)包括非金屬導電材料。
10. 根據權利要求9所述的換能器，其中，所述非金屬導電材料是選自包括下述材料的 組中的至少一種材料：TiN、TaN、TaCN、Ir02、ITO、LaNi03和SrRu0 3，尤其是，其中，所述非金 屬導電材料為TiN。
11. 根據權利要求8所述的換能器，其中，所述的至少一個被模式化的層和/或膜（10、 20、30、40、50)在其側面陡直地或者不連續地終止。
12. 根據權利要求8所述的換能器，其中，所述第二電極層（50)被模式化為比所述第一 電極層（10)小。
13. 根據權利要求8所述的換能器，還包括從所述第一電極層（10)和/或所述第二電 極層（50)沿與所述層的頂表面正交的方向延伸的至少一個導電通孔（15、55)。
14. 根據權利要求8所述的換能器，還包括覆蓋所沉積的層和膜（10、20、30、40、50)的 介電層￠0)，其中，所述介電層￠0)以基本相同的覆蓋度覆蓋所沉積的層和膜（10、20、30、 40、50)的頂表面和側表面。
15.根據權利要求8所述的換能器，其中，所述第一介電膜（20)和/或所述第二介電膜 (40)包括含有氧化物的第一層、含有高k材料的第二層以及含有氧化物的第三層。
【文檔編號】B06B1/02GK104066520SQ201380006571
【公開日】2014年9月24日 申請日期:2013年1月23日 優先權日:2012年1月27日
【發明者】P·迪克森, R·毛奇斯措克, K·卡拉卡亞, J·H·克魯特威克, B·馬賽利斯, M·米爾德 申請人:皇家飛利浦有限公司