發光二極管驅動電路與具有其的驅動系統的制作方法

發光二極管驅動電路與具有其的驅動系統的制作方法
【專利摘要】本發明揭示公開一種發光二極管驅動電路與具有其的驅動系統，其發光二極管驅動電路具有一第一數據儲存單元與一第二數據儲存單元。第一數據儲存單元依據一第一閂鎖信號擷取一移位寄存單元的值。第二數據儲存單元依據一第二閂鎖信號擷取該第一數據儲存單元的值。發光二極管驅動電路依據第二數據儲存單元中的值與致能信號決定發光二極管的發光時間。驅動系統可以將單一位元所對應的有效時間權重分割為至少兩部分，然后使發光二極管驅動電路在單一子周期中根據兩個位元的值來驅動發光二極管，藉此提高發光二極管利用率與畫面更新率。
【專利說明】發光二極管驅動電路與具有其的驅動系統
【技術領域】
[0001]本發明是有關于一種發光二極管驅動電路，且特別是有關于一種可提高發光二極管利用率(effective rate)與畫面更新率(refresh rate)的發光二極管驅動電路與具有其的驅動系統。
【背景技術】
[0002]發光二極管(Light Emitting Diode,簡稱LED)顯示屏產業目前皆以高色階解析度、高畫面刷新率、高LED利用率、高掃描數、多驅動芯片串接顆數及降低成本為發展目標。采用基本款驅動芯片價格較為便宜，但在掃描屏的應用下要達到高色階解析度、高畫面刷新率、高掃描數會造成LED利用率降低及芯片串接顆數變少的缺點。
[0003]基本款的驅動芯片架構會根據數據輸入信號與時脈信號閂鎖對應于亮度設定值的驅動數據，并根據致能信號決定驅動芯片的驅動時間以調整畫素灰階值。一個完整的源圖像換幀周期是由數個子周期組成，每個子周期內扣除不可發光時間，即為有效時間。LED使用率為一源圖像換幀周期內的總有效時間所占的百分比，在一源圖像換幀周期內之總不可發光時間越長，LED使用率便越低。由于基本款驅動芯片的子周期時間會被驅動芯片輸出端數目及芯片串皆顆數所限定，因此隨著色階解析度與刷新率的提高，LED利用率便會大幅降低。
[0004]在現有技術中，以16個驅動輸出端與5位元亮度設定值的應用為例，在一個子周期為 8T 的條件下，其 LED 使用率為(1T+2T+4T+8T+16T)/48T=64.6%。

【發明內容】

[0005]本發明的目的在于提供一種發光二極管驅動電路與其驅動系統，其發光二極管驅動電路具有一第一數據儲存單元，依據一第一閂鎖信號擷取一移位寄存單元的值，一第二數據儲存單元，依據一第二閂鎖信號擷取該第一數據儲存單元的值，并依據該第二數據儲存單元的值與一致能信號決定該多個發光二極管的一發光時間，可達到LED高利用率的效果O
[0006]驅動系統可以分割各位元所對應的有效時間權重(effective time weight)為多個子有效時間權重，然后重新組合以在單一源圖像換幀周期中形成更多的子周期，可使驅動電路在單一子周期中根據兩個位元的值來驅動發光二極管，藉此提高發光二極管利用率與畫面更新率。
[0007]本發明實施例提出一種發光二極管驅動電路，適用于驅動至少一發光二極管，包括一移位寄存單元、一第一數據儲存單元、一第二數據儲存單元與一驅動單元。移位寄存單元用以接收關聯于一亮度設定值相關的數據；第一數據儲存單元耦接于該移位寄存單元，用以依據一第一閂鎖信號擷取該數據；第二數據儲存單元耦接于該第一數據儲存單元，用以依據一第二閂鎖信號擷取該第一數據儲存單元的值。驅動單元耦接于該第二數據儲存單元，根據該第二數據儲存單元所儲存的值以及一致能信號決定該多個發光二極管的一發光時間。
[0008]其中，該第一數據儲存單元在該第二數據儲存單元儲存該第一數據儲存單元中的數據之前擷取該移位寄存單元中的數據。
[0009]在本發明實施例中，該第二數據儲存單元在該驅動單元的的一失能時間中擷取該第一數據儲存單元中的數據。
[0010]在本發明實施例中，該失能時間可直接以該致能信號的一邏輯電平的時間來定義，或是該致能信號的一邏輯電平經過延遲后的時間來定義，或是該致能信號的一邏輯電平經過延長或縮短后的時間來定義。
[0011]在本發明實施例中，其中該第二閂鎖信號是根據該致能信號產生，且該第二閂鎖信號在該致能信號所造成的該失能時間中致能，使該第二數據儲存單元在該失能時間中擷取該第一數據儲存單元中的數據。
[0012]在本發明實施例中，該第二閂鎖信號可等于該致能信號。
[0013]在本發明實施例中，上述發光二極管驅動電路更包括一第二閂鎖信號產生單元，耦接于第二數據儲存單元，該第二閂鎖信號產生單元根據該致能信號輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元的值。
[0014]在本發明實施例中，上述發光二極管驅動電路更包括一第二閂鎖信號產生單元，耦接于第二數據儲存單元，該第二閂鎖信號產生單元根據該致能信號與該第一閂鎖信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元的值。
[0015]在本發明實施例中，上述發光二極管驅動電路更包括一第二閂鎖信號產生單元，耦接于第二數據儲存單元，該第二閂鎖信號產生單元根據該致能信號與一時脈信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元的值。
[0016]在本發明實施例中，上述發光二極管驅動電路更包括一第二閂鎖信號產生單元，耦接于第二數據儲存單元，該第二閂鎖信號產生單元根據該第一閂鎖信號與一時脈信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元的值。
[0017]在本發明實施例中，其中該驅動單元包括至少一邏輯門與一驅動輸出電路，該邏輯門的輸入端耦接于該致能信號與該第二數據儲存單元的輸出，該邏輯門的輸出端耦接該驅動輸出電路。
[0018]本發明實施例另提出一種發光二極管的驅動系統，包括一控制單元與上述發光二極管驅動電路。控制單元用以輸出一致能信號與關聯于一亮度設定值的數據。發光二極管驅動電路耦接于該控制單元，根據控制單元所輸出的致能信號與該亮度設定值相關的數據決定發光二極管的發光時間。
[0019]在本發明實施例中，其中該控制單元尚可輸出該第一閂鎖信號與一時脈信號至該發光二極管驅動電路。
[0020]綜上所述，本發明的發光二極管驅動電路具有兩個串接的數據儲存單元，并且依照時序閂鎖亮度設定值以供驅動單元驅動發光二極管。本發明的電路架構適用于多段式驅動或是多掃的電路驅動模式，藉此可以增加發光二極管利用率。[0021]為讓本發明的上述特征和優點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。
【專利附圖】

【附圖說明】
[0022]圖1A繪示本發明第一實施的發光二極管的驅動系統示意圖。
[0023]圖1B繪示本發明第一實施例的閂鎖信號產生單元示意圖。
[0024]圖2繪示本發明第一實施的發光二極管的驅動系統示意圖。
[0025]圖3A繪示本發明第一實施例的第二閂鎖信號產生單元的電路示意圖。
[0026]圖3B繪示本發明第一實施例的第二閂鎖信號的信號波形圖。
[0027]圖4A繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖。
[0028]圖4B繪示本發明第一實施例的第二閂鎖信號的信號波形圖。
[0029]圖4C繪示圖4A的電路示意圖。
[0030]圖5A繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖。
[0031]圖5B繪示本發明第一實施例的第二閂鎖信號的信號波形圖。
[0032]圖5C繪示本發明第一實施例的第二閂鎖信號產生單元的電路圖。
[0033]圖繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖。
[0034]圖5E繪示本發明第一實施例的第二閂鎖信號的信號波形圖。
[0035]圖5F繪示本發明第一實施例的第二閂鎖信號產生單元的電路圖。
[0036]圖6繪示本發明第二實施例的發光二極管驅動電路圖。
[0037]圖7繪示本發明實施例的亮度設定值的切割示意圖。
[0038]圖8繪示本發明實施例的亮度設定值的組合示意圖。
[0039]圖9繪示本發明實施例的信號波形圖。
[0040]其中，附圖標記說明如下:
[0041]驅動系統:100;
[0042]控制單元:110;
[0043]發光二極管驅動電路:120 ;
[0044]移位寄存單元:122;
[0045]第一數據儲存單元:124 ;
[0046]第二數據儲存單元:126 ；
[0047]驅動單元:128;
[0048]閂鎖信號產生單元:140 ；
[0049]第二閂鎖信號產生單元:240 ；
[0050]與門:410;
[0051]反相器:420;
[0052]發光二極管驅動電路:620 ；
[0053]移位寄存單元:622 ；
[0054]第一數據儲存單元:624 ；
[0055]第二數據儲存單元:626 ；
[0056]驅動單元:628 ；[0057]D 型觸發器:621、631、641 ；
[0058]與門:651;
[0059]驅動輸出電路:652;
[0060]電壓電平調整電路:611?614 ;
[0061]緩沖器:615;
[0062]反相器:616;
[0063]驅動單元:628 ；
[0064]子周期:901;
[0065]脈沖:911、912、921、931、932；
[0066]致能信號:EN ；
[0067]數據輸入信號:DIN ；
[0068]數據輸出信號:D0UT ；
[0069]H鎖信號:LAT ；
[0070]第一閂鎖信號:LAT1 ；
[0071]第二閂鎖信號:LAT2 ；
[0072]輸出端:0UT_1?0UT_P；
[0073]時脈信號:DCK ；
[0074]有效時間單元:Tstep ；
[0075]位元:D[1]?D[5];
[0076]源圖像換巾貞周期:TcycIe ；
[0077]子周期:Tsub；
[0078]觸發器的輸入端:D ；
[0079]觸發器的輸出端:Q ；
[0080]觸發器的時脈輸入端:CLK。
【具體實施方式】
[0081]在下文中，將通過圖式說明本發明的實施例來詳細描述本發明，而圖式中的相同參考數字可用以表示類似的元件。
[0082]〔第一實施例〕
[0083]請參照圖1A，其繪示本發明第一實施例的發光二極管的驅動系統示意圖。驅動系統100包括控制單元110與發光二極管驅動電路120，控制單元110耦接于發光二極管驅動電路120，并且輸出致能信號EN與數據輸入信號DIN至發光二極管驅動電路120。發光二極管驅動電路120根據致能信號EN與數據輸入信號DIN驅動發光二極管，用以產生色階變化。控制單元110例如為發光二極管顯示屏的控制器，可用來處理與輸出顯示數據，也可以提供數據閂鎖信號(如LAT1、LAT2)或時脈信號至發光二極管驅動電路120。依照不同的芯片規格與設計需求，控制單元110可具有不同的功能，本實施并不受限。
[0084]發光二極管驅動電路120例如為發光二極管的驅動芯片，主要用來提供驅動電流以驅動發光二極管。發光二極管驅動電路120可以利用電流大小或電流輸出時序來調整發光二極管所產生的色階(亮度)。控制單元110與發光二極管驅動電路120可以經由印刷電路板或信號線連接，本實施例不限制控制單元110與發光二極管驅動電路120之間的連接關系或方式。
[0085]發光二極管驅動電路120包括移位寄存單元122、第一數據儲存單元124、第二數據儲存單元126與驅動單元128。移位寄存單元122用以接收關聯于一亮度設定值的數據(即數據輸入信號DIN)。第一數據儲存單元124耦接于移位寄存單元122，用以依據一第一閂鎖信號LATl擷取(capture)位于移位寄存單元的值，也就是閂鎖位于移位寄存單元的值。第二數據儲存單元126耦接于第一數據儲存單元124，用以依據一第二閂鎖信號LAT2擷取位于第一數據儲存單元124中的值。驅動單元128耦接于第二數據儲存單元126，依據第二數據儲存單元126所儲存的值以及致能信號EN決定發光二極管的發光時間。發光二極管耦接于驅動單元128的輸出端0UT_f 0UT_P。
[0086]在本實施例中，第一數據儲存單元124與第二數據儲存單元126例如為數據閂鎖電路，例如由:R_S觸發器(flip-flop)、D型觸發器、T型觸發器、JK觸發器、D型閂鎖器(Dlatch)等觸發器或閂鎖器構成，但本實施例不受限。第一數據儲存單元124與第二數據儲存單元126的數據閂鎖時序不同，其中第一數據儲存單元124會在第二數據儲存單元126擷取(或稱為閂鎖)第一數據儲存單元124中的數據之前擷取移位寄存單元122中的數據。換句話說，第一閂鎖信號LATl的觸發時序會早于第二閂鎖信號LAT2。舉例來說，若第一數據儲存單元124與第二數據儲存單元126為正緣觸發的閂鎖電路，則對閂鎖同一筆數據而言，第一閂鎖信號LATl的正緣信號會早于第二閂鎖信號LAT2的正緣信號。
[0087]在本實施例中，第一円鎖信號LATI與第二円鎖信號LAT2可以由多種方式產生。舉例來說，第一閂鎖信號LATl與第二閂鎖信號LAT2可由控制單元110提供，也可以由發光二極管驅動電路120本身產生。換句話說，第一閂鎖信號LATl與第二閂鎖信號LAT2可由外部電路提供給發光二極管驅動電路120使用，也可以由發光二極管驅動電路120的內部電路產生。請參照圖1B，圖1B繪示本發明第一實施例的閂鎖信號產生單元示意圖。發光二極管驅動電路120可以包括一閂鎖信號產生單元140，耦接于第一數據儲存單元124與第二數據儲存單兀126,根據円鎖信號LAT與時脈信號CLK的組合輸出第一円鎖信號LATl至第一數據儲存單元124與第二閂鎖信號LAT2至第二數據儲存單元126。其中，時脈信號CLK可由控制單元110提供，而閂鎖信號LAT則可由發光二極管驅動電路120的內部電路產生或是由控制單元110提供。
[0088]另外，發光二極管驅動電路120也可以僅包括一第二閂鎖信號產生單元240以產生第二閂鎖信號LAT2，如圖2所示。圖2繪示本發明第一實施的發光二極管的驅動系統示意圖。第二閂鎖信號產生單元240耦接于第二數據儲存單元126，用以產生第二閂鎖信號LAT2。
[0089]請同時參考圖3A、圖3B，圖3A繪示本發明第一實施例的第二閂鎖信號產生單元的電路示意圖；圖38繪示本發明第一實施例的第二閂鎖信號的信號波形圖。第二閂鎖信號產生單元240可以根據致能信號EN來產生第二閂鎖信號LAT2，例如在每一次致能信號EN產生上升緣時，對應產生一次第二閂鎖信號LAT2的脈沖，如圖3B所示。在本實施例中，當致能信號EN為邏輯高電位時，驅動單元128的輸出失能，不會輸出電流去驅動所連接的發光二極管。因此，當致能信號EN切換至邏輯高電位時，表示致能信號EN使驅動單元128處于一失能時間，在此失能時間內，第二數據儲存單元126可以根據第二閂鎖信號LAT2的上升緣來擷取(閂鎖)第一數據儲存單元124中的數據(值)以提供驅動單元128在下一個驅動周期使用。
[0090]值得注意的是，驅動單元128的失能時間是由致能信號EN決定，但驅動單元128的失能時間與致能信號EN的失能時間(例如邏輯高電位)可以不同時發生，其長度也可以不相同。因為電路延遲或是設計需求，可以使驅動單元128的失能時間是在致能信號EN失能后一段時間才發生。驅動單元128的失能時間也可以利用調整為電路需求的時間長度，不受限于制能信號EN的致能時間長度。驅動單元128的失能時間也可以直接以致能信號的一邏輯電平的時間來定義，或是致能信號的邏輯電平經過延遲后的時間來定義，或是致能信號的邏輯電平經過延長或縮短后的時間來定義。
[0091]值得注意的是，第一數據儲存單元124會在第二數據儲存單元126擷取第一數據儲存單元124中的數據之前擷取移位寄存單元122中的數據以進行數據更新。換言之，第一數據儲存單元124可以當作第二數據儲存單元126的數據寄存區，事先去擷取驅動單元128在下一周期所需的驅動數據，以讓第二數據儲存單元126可以在驅動單元128失能或是進行畫面插黑時，自第一數據儲存單元124中擷取下一周期所需的數據。
[0092]以信號的角度來說，第二閂鎖信號LAT2可根據致能信號EN產生，且第二閂鎖信號LAT2在致能信號EN所造成的失能時間中致能，使第二數據儲存單元126在失能時間中擷取第一數據儲存單元122中的數據。在本實施例中，第一閂鎖信號LATl在第二閂鎖信號LAT2的兩個相鄰的致能脈沖(或是致能的電平)中，至少會產生一次致能脈沖(或致能的電平)，使第一數據儲存單元122更新數據。
[0093]請同時參考圖4A、圖4B，圖4A繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖；圖48繪示本發明第一實施例的第二閂鎖信號的信號波形圖。第二閂鎖信號產生單元240也可以根據致能信號EN與第一閂鎖信號LATl的組合來產生第二閂鎖信號LAT2。例如，在第一閂鎖信號LATl為低電位時，使第二閂鎖信號LAT2等于致能信號EN，在第一R鎖信號LATl為高電位時,使第二円鎖信號LAT2等于低電位。
[0094]請參考圖4C，圖4C繪示圖4A的電路示意圖。第二閂鎖信號產生單元240可以由與門410與反相器420構成,反相器420 I禹接于與門410的輸入端與第一円鎖信號LATl之間，而與門410的另一輸入端則耦接于致能信號EN。與門410的輸出端則用以輸出第二閂鎖信號LAT2。圖4C為第二円鎖信號產生單兀240多種實施方式中的一種,但本實施例不限制于此。
[0095]另外，在發明另一實施例中，第二數據儲存單元126擷取第一數據儲存單元124可以與致能信號EN無關，也就是說，第一數據儲存單元124僅需在第二數據儲存單元126擷取第一數據儲存單元124中的數據之前擷取移位寄存單元122中的數據即可。
[0096]請同時參考圖5A、圖5B與圖5C,圖5A繪不本發明另一實施例的第二円鎖信號產生單元的電路示意圖；圖5B繪示本發明第一實施例的第二閂鎖信號的信號波形圖；圖5C繪示本發明第一實施例的第二閂鎖信號產生單元的電路圖。第二閂鎖信號產生單元240也可以根據一時脈信號DCK與致能信號EN的組合來產生第二閂鎖信號LAT2。例如，在時脈信號DCK為高電位時，使第二閂鎖信號LAT2等于致能信號EN，在時脈信號DCK為低電位時，使第二閂鎖信號LAT2等于低電位。
[0097]時脈信號DCK例如是由控制單元110輸出至移位寄存單元122的時脈信號。移位寄存單元122根據時脈信號DCK移位與儲存數據輸入信號DIN。圖5C為第二閂鎖信號產生單元240多種實施方式中的一種，但本實施例不限制于此。第二閂鎖信號產生單元240可由與門410構成，其輸入端分別耦接致能信號EN與時脈信號DCK，其輸出端輸出第二閂鎖信號 LAT2。
[0098]請同時參考圖5D、圖5E，圖繪示本發明另一實施例的第二閂鎖信號產生單元的電路示意圖；圖5E繪示本發明另一實施例的第二閂鎖信號的信號波形圖；圖5F繪示本發明第一實施例的第二閂鎖信號產生單元的電路圖。第二閂鎖信號產生單元240也可以根據一時脈信號DCK與第一閂鎖信號LATl的組合來產生第二閂鎖信號LAT2。例如，在時脈信號DCK為高電位時,使第二円鎖信號LAT2等于第一円鎖信號LAT1,在時脈信號DCK為低電位時，使第二閂鎖信號LAT2等于低電位。時脈信號DCK例如是由控制單元110輸出至移位寄存單元122的時脈信號。移位寄存單元122根據時脈信號DCK移位與儲存數據輸入信號DIN0圖5F為第二円鎖信號產生單兀240多種實施方式中的一種,但本實施例不限制于此。第二R鎖信號產生單兀240可由與門410構成,其輸入端分別I禹接時脈信號DCK與第一円鎖信號LAT1,其輸出端輸出第二円鎖信號LAT2。
[0099]此外，當所使用的控制單元110與發光二極管驅動電路120的操作電壓不同時，上述圖1與圖2中的發光二極管驅動電路120可包括電壓電平轉換電路或緩沖器，用以轉換致能信號EN與數據輸入信號DIN的電壓電平，使其電壓電平符合發光二極管驅動電路120的操作需求。電壓電平轉換電路或緩沖器可依照設計需求設置或不設置，本實施例不受限制。
[0100]〔第二實施例〕
[0101]上述發光二極管驅動電路120可以有不同的實施方式，請參照圖6，圖6繪示本發明第二實施例的發光二極管驅動電路圖。發光二極管驅動電路620包括移位寄存單元622、第一數據儲存單元624、第二數據儲存單元626與驅動單元628。其中移位寄存單元622由多個邊緣觸發D型觸發器(edge-trigger D flip-flop) 621 (例如P個邊緣觸發D型觸發器621，P為正整數)串接組成，依據一時脈信號DCK將與亮度設定值相關的數據傳遞至移位寄存單元622。時脈信號DCK可由控制單元110輸出至發光二極管驅動電路620。
[0102]第一數據儲存單元624由多個邊緣觸發D型觸發器631并列組成，依據第一閂鎖信號LATl儲存移位寄存單元622中的數據(值)。第二數據儲存單元626由多個邊緣觸發D型觸發器641組成，依據致能信號EN擷取第一數據儲存單元624中的數據。驅動單元628可以由多個邏輯門與驅動輸出電路組成，例如P個與門651與驅動輸出電路652。
[0103]與門651的輸入端分別接收反相的致能信號EN與第二數據儲存單元626的輸出。多個與門651的輸出端分別耦接于驅動輸出電路652，依據致能信號EN與第二數據儲存單元626的輸出決定驅動輸出電路652是否驅動發光二極管。由圖6可知，當致能信號EN為邏輯低電位且第二數據儲存單元230的輸出為邏輯高電位(邏輯I)時，與門651的輸出才能致能，使驅動輸出電路652輸出電流。驅動輸出電路652例如為定電流輸出，可以輸出定電流以驅動耦接于輸出端0UT_f 0UT_P發光二極管。
[0104]上述D型觸發器621、631、641分別具有輸入端D、輸出端Q與時脈輸入端CLK，其輸出端Q的值會依照時脈輸入端CLK所接收到的時脈信號隨著輸入端D的值而變，本【技術領域】技術人員應可推知其D型觸發器的作動方式，在此不加累述。[0105]發光二極管驅動電路620可包括多個電壓電平調整電路6lf 614，分別用以轉換時脈信號DCK、數據輸入信號DIN、第一閂鎖信號LATl與致能信號EN的電壓電平。其中，電壓電平轉換電路614用以轉換致能信號EN以產生第二閂鎖信號LAT2。因此，電壓電平轉換電路614也可視為上述圖2中的第二円鎖信號產生單兀240的其中一種實施方式。發光二極管驅動電路620可包括緩沖器615，用以轉換移位寄存單元210的輸出，即數據輸出信號DOUT的電壓電平，以符合下一級電路的操作需求。上述電壓電平調整電路611飛14例如是史密斯觸發器，但本實施例不限制于此。發光二極管驅動電路620可包括一反相器616，耦接于電壓電平調整電路614與驅動電路628之間，用以轉換致能信號EN的電壓電平。第二數據儲存單元626耦接于電壓電平調整電路614的輸出以接收第二閂鎖信號LAT2。
[0106]在上述實施例中，本發明的驅動系統100具有兩個數據儲存單元124、126，因此可以在驅動時，驅動系統100可對各位元的有效時間權重進行分割，然后在單一子周期中利用兩個位元的值來驅動發光二極管，藉此，提高發光二極管的利用率(effective rate)。
[0107]以一控制單元110控制一具有16個驅動輸出端的發光二極管驅動電路120且亮度設定值為5位元為例說明。每個輸出端0UT_f0UT_16與亮度設定值相關的數據的關系以二維數組表示。CH[16:1]D[5:1]表示16個驅動輸出端所要個別驅動的5位元亮度設定值，由于本發明的驅動電路120具有第二數據儲存單元126與第二閂鎖信號LAT2，因此可以將三個第一閂鎖信號LATl的下降緣視為一個子周期。
[0108]一個子周期內的兩個第一閂鎖信號LATl的脈沖會依序儲存CH[16:l]D[i]與CH[16: l]D[j]，其中i與j皆為小于或等于5的正整數，由于一個子周期可以處理亮度設定值的兩個位元，因此可先將亮度設定值每個位元所對應的有效時間分割并重新組合如圖7與圖8所示，以重新安排有效時間與不可發光時間。圖7繪示本發明實施例的亮度設定值的切割示意圖。圖8繪示本發明實施例的亮度設定值的組合示意圖。Tstep表示一個有效時間單元，舉例來說，第一個位元為I個有效時間單元Tst印，第二個位元為2個有效時間單元Tst印；第三個位元為4個有效時間單元Tst印，依此類推。各位元的有效時間，各位元適當的切割份數，表示將單一位元所對應的有效時間分割為多個部分，可分別配置在不同的子周期中。各位元適當切割后的有效時間，表示依照分割份數進行分割后，每份有效時間的長度。
[0109]請同時參考圖2、圖6與圖9，圖9繪示本發明實施例的信號波形圖。數據輸入信號DIN表示控制單元110所輸出的亮度設定值(數據)，每筆亮度設定值為5位元，CH[16:1]表示16個通道，而D [5]表示亮度設定值第5個位元的值，其余依此類推。第一數據儲存單元124與第二數據儲存單元126皆以正緣觸發為例說明。數據輸入信號DIN會先被儲存于移位寄存器122之中，然后依序被閂鎖至第一數據儲存單元124與第二數據儲存單元126中。
[0110]如圖9所示，第一閂鎖信號LATl的脈沖911位于第二閂鎖信號LAT2的脈沖931之前，讓第一數據儲存單元124在第二數據儲存單元126之前進行第I位元D [I]的數據擷取(閂鎖)。第二閂鎖信號LAT2的脈沖931是根據致能信號EN的脈沖921產生。在脈沖921的高電位期間，驅動單元128會停止輸出電流去驅動發光二極管。在此段脈沖921的高電位期間中，表示致能信號EN使驅動單元失能，驅動單元128停止驅動發光二極管，輸出不會受第二數據儲存單元126內所儲存的值影響，因此發光二極管驅動電路120可以在此段時間內更新第二數據儲存單元126內的值。所以，第二閂鎖信號產生單元240會產生第二閂鎖信號LAT2的脈沖931，使第二數據儲存單元126進行數據擷取。同理，第一閂鎖信號LATl的脈沖912位于第二閂鎖信號LAT2的脈沖932之前，讓第一數據儲存單元124在第二數據儲存單元126之前進行第5位元D[5]的數據擷取。
[0111]值得注意是，本實施例的第一數據儲存單元124與第二數據儲存單元126可以根據閂鎖信號的上升緣、下降緣或電平來進行閂鎖動作，本實施例并不受限。依照不同的觸發條件，其信號波形會對應調整，經由上述實施例的揭示，本【技術領域】技術人員應可輕易推知其信號波形，在此不加累述。
[0112]由圖9可知,Tcycle表示一個源圖像換巾貞周期,其包括多個子周期(Tsub)。在本實施例中，一個子周期Tsub的有效時間對應于兩個位元的值，也就是說，驅動單元128會根據兩個位元的值，在一個子周期Tsub中決定發光二極管的發光時間。在本實施例中，Tcycle的長度等于36個有效時間單元Tst印(以36T表示)，而個別位元則依照位元順序與分割的份數分別具有不同時間長度(以T、2T、4T、8T表示)。脈沖931使第二數據儲存單元126閂鎖第I位元D [I]的值，而脈沖932則使第二數據儲存單元126閂鎖第5位元D [5]的值。
[0113]在子周期901，其時間長度等于12個有效時間單元Tst印(以12Τ表示)。在子周期901中，脈沖931與脈沖932使第二數據儲存單元126依序閂鎖第I位元D [I]與第5位元D [5]的值，以供驅動單元128使用。
[0114]由于本實施例具有兩個數據儲存單元124、126，因此在子周期901中，第一數據儲存單元124可以預先儲存D[5]的位元值，而第二數據儲存單元126可以儲存D[l]的位元值，以供驅動單元128在子周期901中驅動發光二極管。在僅具有單一數據儲存單元的電路架構中，其驅動電路僅能在單一子周期中提供一個位元的值，因此無法做到提高LED利用率的效果。若系統要在單一子周期中使用兩個位元的值，則需要配合致能信號EN的時序調整數據輸入信號DIN的時序，這會提高控制單元110在信號處理上的復雜度。
[0115]在上述實施例中，通過數據儲存單元124、126的寄存功能，驅動單元128可在單一子周期中取得兩個位元的值，并且不會受到數據輸入信號DIN的傳輸速度的影響。如圖9所示，數據輸入信號DIN是依照一定的傳輸速率來傳輸數據，控制單元110不需要因為致能信號EN的驅動時序而調整數據輸入信號DIN的傳輸速度。通過本發明的發光二極管驅動電路120的電路架構，發光二極管的驅動系統100可以增加單一子周期中的有效發光時間，藉此提高LED利用率。
[0116]完整的源圖像換幀周期Tcycle是由數個子周期組成，每個子周期內扣除對應的有效時間即為不可發光時間(以off表示)，LED使用率為一源圖像換幀周期Tcycle內總有效時間所占的百分比，在一源圖像換幀周期Tcycle內之總不可發光時間越長，LED使用率便越低，由于基本款驅動芯片的子周期時間會被驅動芯片輸出端數目及芯片串皆顆數所限定，因此隨著色階解析度與刷新率的提高，LED利用率便會大幅降低。
[0117]圖9顯示16個驅動輸出端與5位元亮度設定值的應用下，一完整的源圖像換幀周期Tcycle內的時脈信號(DCK)、數據輸入信號(DIN)、第一數據閂鎖信號(LATl)與致能信號(EN)的時序圖。此應用下LED使用率為(9T+10T+12T)/36T=86.1%。
[0118]綜合上述，由于本發明的發光二極管驅動電路具有兩個數據儲存單元以在一個子周期中更新兩筆位元的數據以驅動發光二極管，藉此可以有效縮短一個子周期內的不可發光時間，因此LED利用率可以大幅的提升。
[0119]雖然本發明的實施例已揭示如上，然本發明并不受限于上述實施例，任何所屬【技術領域】中技術人員，在不脫離本發明所揭示的范圍內，當可作些許的更動與調整，因此本發明的保護范圍應當以所附的申請專利權利要求范圍所界定者為準。
【權利要求】
1.一種發光二極管驅動電路，適用于驅動至少一發光二極管，其特征在于，包括: 一移位寄存單元，用以接收關聯于一亮度設定值相關的數據； 一第一數據儲存單元，耦接于該移位寄存單元，依據一第一閂鎖信號擷取該移位寄存器中的數據； 一第二數據儲存單元，耦接于該第一數據儲存單元，依據一第二閂鎖信號擷取該第一數據儲存單元中的數據；以及 一驅動單元，耦接于該第二數據儲存單元，根據該第二數據儲存單元所儲存的值以及一致能信號決定該多個發光二極管的一發光時間； 其中，該第二數據儲存單元在該驅動單元的一失能時間中擷取該第一數據儲存單元中的數據，該第一數據儲存單元在該第二數據儲存單元擷取該第一數據儲存單元中的數據之前擷取該移位寄存單元中的數據。
2.如權利要求1所述的發光二極管驅動電路，其特征在于，該第二閂鎖信號是根據該致能信號產生，且該第二閂鎖信號在該失能時間中致能，使該第二數據儲存單元在該失能時間中擷取該第一數據儲存單元中的數據。
3.如權利要求1所述的發光二極管驅動電路，其特征在于，該第二數據儲存單元是由P個邊緣觸發D型觸發器組成并依據該第二閂鎖信號的上升緣或下降緣擷取該第一數據儲存單元中的數據，P為正整數。
4.如權利要求1所述的發光二極管驅動電路，其特征在于，該第二數據儲存單元是由P個D型閂鎖器組成并依據該第二閂鎖信號的電平擷取該第一數據儲存單元的數據，P為正整數。
5.如權利要求1所述的發光二極管驅動電路，其特征在于，該發光二極管驅動電路更包括: 一第二 R鎖信號產生單元，耦接于第二數據儲存單元，該第二 R鎖信號產生單元根據該致能信號輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元中的數據。
6.如權利要求1所述的發光二極管驅動電路，其特征在于，該發光二極管驅動電路更包括: 一第二 R鎖信號產生單元，耦接于第二數據儲存單元，該第二 R鎖信號產生單元根據該致能信號與該第一閂鎖信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元中的數據。
7.如權利要求1所述的發光二極管驅動電路，其特征在于，該發光二極管驅動電路更包括: 一第二 R鎖信號產生單元，耦接于第二數據儲存單元，該第二 R鎖信號產生單元根據該致能信號與一時脈信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元中的數據。
8.如權利要求1所述的發光二極管驅動電路，其特征在于，該發光二極管驅動電路更包括: 一第二 R鎖信號產生單元，耦接于第二數據儲存單元，該第二 R鎖信號產生單元根據該第一閂鎖信號與一時脈信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元中的數據。
9.如權利要求1所述的發光二極管驅動電路，其特征在于，該第一數據儲存單元是由P個邊緣觸發D型觸發器組成并依據該第一閂鎖信號的上升緣或下降緣擷取該移位寄存單元中的數據，P為正整數。
10.如權利要求1所述的發光二極管驅動電路，其特征在于，該第一數據儲存單元是由P個D型閂鎖器組成并依據該第一閂鎖信號的電平擷取該第一數據儲存單元中的數據，P為正整數。
11.如權利要求1所述的發光二極管驅動電路，其特征在于，該第一R鎖信號是由一外部電路提供。
12.如權利要求1所述的發光二極管驅動電路，其特征在于，該第一閂鎖信號是由一內部電路產生。
13.如權利要求1所述的發光二極管驅動電路，其特征在于，該驅動單元包括至少一邏輯門與一驅動輸出電路，該邏輯門的兩個輸入端分別耦接于該致能信號與該第二數據儲存單元的輸出，該邏輯門的輸出端耦接該驅動輸出電路。
14.如權利要求1所述的發光二極管驅動電路，其特征在于，該驅動單元的該失能時間是由該致能信號決定。
15.—種發光二極管的驅動系統,其特征在于,包括: 一控制單元，用以輸 出一致能信號與關聯于一亮度設定值的數據；以及 一發光二極管驅動電路，耦接于該控制單元，該發光二極管驅動電路包括: 一移位寄存單元，用以接收關聯于一亮度設定值相關的數據； 一第一數據儲存單元，耦接于該移位寄存單元，依據一第一閂鎖信號擷取該移位寄存器中的數據； 一第二數據儲存單元，耦接于該第一數據儲存單元，依據一第二閂鎖信號擷取該第一數據儲存單元中的數據；以及 一驅動單元，耦接于該第二數據儲存單元，根據該第二數據儲存單元所儲存的值以及一致能信號決定多個發光二極管的一發光時間； 其中，該第二數據儲存單元在該驅動單元的一失能時間中擷取該第一數據儲存單元中的數據，該第一數據儲存單元在該第二數據儲存單元擷取該第一數據儲存單元中的數據之前擷取該移位寄存單元中的數據。
16.如權利要求15所述的發光二極管的驅動系統，其特征在于，該第二閂鎖信號是根據該致能信號產生，且該第二閂鎖信號在該失能時間中致能，使該第二數據儲存單元在該失能時間中擷取該第一數據儲存單元中的數據。
17.如權利要求15所述的發光二極管的驅動系統，其特征在于，該發光二極管驅動電路包括: 一第二 R鎖信號產生單元，耦接于第二數據儲存單元，該第二 R鎖信號產生單元根據該致能信號輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元中的數據。
18.如權利要求15所述的發光二極管的驅動系統，其特征在于，該發光二極管驅動電路包括:一第二 R鎖信號產生單元，耦接于第二數據儲存單元，該第二 R鎖信號產生單元根據該致能信號與該第一閂鎖信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元中的數據。
19.如權利要求15所述的發光二極管的驅動系統，其特征在于，該發光二極管驅動電路包括: 一第二 R鎖信號產生單元，耦接于第二數據儲存單元，該第二 R鎖信號產生單元根據該致能信號與一時脈信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元中的數據。
20.如權利要求15所述的發光二極管的驅動系統，其特征在于，該發光二極管驅動電路包括: 一第二 R鎖信號產生單元，耦接于第二數據儲存單元，該第二 R鎖信號產生單元根據該第一閂鎖信號與一時脈信號的組合輸出該第二閂鎖信號至該第二數據儲存單元，使該第二數據儲存單元擷取該第一數據儲存單元中的數據。
21.如權利要求15所述的發光二極管的驅動系統，其特征在于，該驅動單元包括至少一邏輯門與一驅動輸出電路，該邏輯門的兩個輸入端分別耦接于該致能信號與該第二數據儲存單元的輸出，該邏輯門的輸出端耦接該驅動輸出電路。
22.如權利要求15所述的發光二極管驅動系統，其特征在于，該驅動單元的該失能時間是由該致能信號決定。
23.一種發光二極管驅動電路，適用于驅動至少一發光二極管，其特征在于，包括: 一移位寄存單元，用以接收關聯于一亮度設定值相關的數據； 一第一數據儲存單元，耦接于該移位寄存單元，依據一第一閂鎖信號擷取該移位寄存器中的數據； 一第二數據儲存單元，耦接于該第一數據儲存單元，依據一第二閂鎖信號擷取該第一數據儲存單元中的數據； 一閂鎖信號產生單元，耦接于該第一數據儲存單元與該第二數據儲存單元，根據一閂鎖信號與一時脈信號的組合輸出該第一閂鎖信號至該第一數據儲存單元與該第二閂鎖信號至該第二數據儲存單元；以及 一驅動單元，耦接于該第二數據儲存單元，根據該第二數據儲存單元所儲存的值以及一致能信號決定該多個發光二極管的一發光時間； 其中，該第一數據儲存單元在該第二數據儲存單元擷取該第一數據儲存單元中的數據之前擷取該移位寄存單元中的數據。
24.如權利要求23所述的發光二極管驅動電路，其特征在于，該閂鎖信號是由一外部電路提供。
25.如權利要求23所述的發光二極管驅動電路，其特征在于，該閂鎖信號是由一內部電路產生。
26.如權利要求23所述的發光二極管驅動電路，其特征在于，該驅動單元包括至少一邏輯門與一驅動輸出電路，該邏輯門的兩個輸入端分別耦接于該致能信號與該第二數據儲存單元的輸出，該邏輯門的輸出端耦接該驅動輸出電路。
【文檔編號】H05B37/02GK103687162SQ201210372251
【公開日】2014年3月26日 申請日期:2012年9月28日 優先權日:2012年9月14日
【發明者】郭俊廷, 林俊甫, 謝政翰 申請人:明陽半導體股份有限公司