專利名稱：制造具有不對稱積層的基板的方法
技術領域：
本發明大體上涉及電子封裝，更具體地，涉及用于這種封裝中的基板，所述基板具有在兩對面上的不等數量的積層，所述基板可形成集成電路封裝、外圍擴展卡和印刷線路板或印刷電路板的一部分。
背景技術：
用于集成電路封裝、外圍擴展卡、主板及其他印刷線路板的基板常用于形成電子 電路封裝。形成在基板上的導電軌跡與連接到所述基板上的多種電子組件電互聯。例如，集成電路封裝通常包括常用來連接包含集成電路的半導體芯片的載體基板。所述載體基板還可包含用于將集成電路封裝連接到諸如外圍擴展卡或印刷電路板之類的外部電路的焊球或弓I腳。基板通常包括芯層，在所述芯層上形成ー個或多個的用于按路線發送電信號的布線層。通常，導電軌跡的無源電路首先形成在芯層的ー個或兩個表面上。這些導電軌跡通常使用薄膜金屬或銅箔蝕刻。此后，一個或多個的額外的布線層建在芯層上(因此稱為積層(build-up layer))0積層通常包括介電層和導電層。介電層通常通過在形成的布線層或芯層上層疊介電材料而形成。導電層形成在介電層上。積層中的介電材料使導電層與介電層下方的導電軌跡隔離。在介電層中合適的位置處形成孔，以互聯一積層的介電層上的導電層的部份，以便在介電層材料下方形成軌跡。多個這種積層能形成在彼此之上。通常，在芯層的每一面(頂面和底面)形成同等數量的積層。通過芯層的導電通道或穿孔被稱為鍍覆通孔(PTH)，其通常用于將基板芯層頂面積層的軌跡和基板芯層底面積層的軌跡互聯。在芯層的每一面形成同等數量的積層通常是低效率的，因為其可導致多于所需要的積層的形成。例如，如果奇數層積層(例如三層)是足夠的，那么在芯層的頂面和底面具有等同數量的積層(例如每面兩層)就引入很大程度上多余的第四層。這是不期望的，因為其增加了封裝的材料和制造成本。減少積層數量的公知的方法包括使用無芯基板。然而，這增大了翹曲的風險并因此通常需要使用加固物，這不幸地増大了制造成本。僅在基板的一面上形成積層的單面基板也是公知的。然而，這種基板也容易翹曲。此外，在單面基板中，電子組件，如集成電路芯片，通常連接到基板(包含積層)的同一面上，這限制了可用于連接芯片的區域。盡管制造具有芯層的每一面的不等數量積層的基板是公知的，但是公知的方法經常導致不期望的屬性，如一些積層中介電層的過度去鉆污，以及翹曲。因此，集成電路封裝需要有效利用積層，同時避免上述缺陷。
發明內容
披露了制造具有不對稱積層的基板的方法。該基板具有芯層，在芯層的一面上形成的m層積層，以及在芯層的對面上形成的n層積層(m > n)。根據本發明的ー個方面，提供了制造基板的方法，該基板具有芯層、在芯層第一面上的m層積層以及在芯層第二面上的n層積層，其中m > n。每層積層包括介電層以及形成在其上的導電層。該方法包括在第一面上形成m層積層中的(m-n)層。m層積層中的(m-n)層的每層的形成包括對各介電層鉆孔并去鉆污；以及形成n對積層，所述n對積層中的每對具有形成在第二面上的n層積層中的一層以及形成在第一面上的m層積層中的剰余n層中的ー層。所述n對積層的每對的形成包括對各介電層對的每層鉆孔，以及同時對所述各介電層對去鉆污。在審閱下述的本發明具體實施方式
以及隨附附圖后，對本領域技術人員來說本發明的其他方面和特征將變得顯而易見。
附圖中僅通過示例的方式說明本發明的實施方式，圖I是用于制造具有在芯層任一面上的不等數量積層的傳統基板的傳統エ藝流程圖；圖2A-2K是對應于圖I所描述步驟，傳統基板在不同制造階段的垂直截面視圖；圖3是本發明實施方式示例性的用于制作示例性基板的エ藝流程圖；圖4A-4K是對應于圖3所描述示例性步驟，示例性基板在不同制造階段的垂直截面視圖；圖5是具有在基板芯層的每一面上的不等數量積層的示例性半導體設備的垂直截面視圖；以及圖6是具有在其芯層每一面上的不等數量積層和銅環的示例性半導體設備的另ー實施方式的垂直截面視圖。
具體實施例方式包括具有k層的芯層、在該芯層的一面上的m層積層、以及在該芯層的另一面上的n層積層的基板通常可稱為具有m/k/n組合設計，其中m和n是正整數。如果mデn，那么這種基板可稱為具有不對稱積層。因此，具有m/k/n組合設計的不對稱基板包括芯層和總的m+n層積層。每個積層通常包括介電層如ABF薄膜(ajinomoto build-up film (ABF)),和形成在介電層上的導電軌跡。圖I中的流程圖SlOO描繪了基板供應商通常使用的提供具有在芯層的兩對立面上的不對稱或不等數量積層的基板的傳統制造エ藝。圖2A-2K描繪了對應于流程圖SlOO的步驟，這種基板在不同階段的截面視圖。如圖所示，在步驟S102中，首先對可具有其子層的基板芯層118機鉆以形成鍍覆通孔(PTH)。在步驟S104中，導電軌跡常用于在芯層118的任一面形成電路或導電層。鍍覆通孔116可用于互聯基板芯層118的兩對立面上的電路軌跡。在步驟S106中，使用介電材料(如ABF)層疊第一頂面積層126和第一底面積層128。在步驟S108中，第一介電積層126、128(頂面和底面)是激光鉆孔的，并且去鉆污以便暴露在步驟S104中形成的芯層電路的軌跡。在步驟SllO中，導電軌跡常用于在第一頂面積層126和第一底面積層128上形成導電層。去鉆污通常指的是移除殘留物，以確保適當的電路互聯。殘留物可包括涂抹的環氧樹脂的副產物，ABF部分或電介質部分可附屬在暴露在鉆孔(導通孔，微導通孔或PTH)內部的軌跡表面。例如，在鉆孔期間，介電材料如環氧樹脂或ABF，通常熔化并涂抹在整個導電軌跡表面。隨后使用導電材料對鉆孔(導通孔或通孔)的鍍覆g在使來自不同積層的軌跡電連接。因此，除非移除，否則殘留物將在軌跡表面和鉆孔內壁的導電鍍層之間產生介電阻隔，這通常導致產生缺陷電路。去鉆污通常包括諸如高錳酸鈉或高錳酸鉀之類的清潔溶液的使用，以便化學清潔并從導電軌跡上移除這種殘留物。在步驟S112中，使用ABF層或等同的介電材料形成第二積層124的介電層。然而，因為不需要，所以沒有形成額外的(第二)底面積層。在步驟S114中，頂面第二積層124是激光鉆孔的并且去鉆污，以便暴露在步驟SllO中形成的第一積層的導電層的軌跡。
鉆孔材料的殘留物形成在鉆孔的地方。例如，當介電層如環氧纖維玻璃或樹脂被鉆孔時，可形成介電材料碎片。在機鉆過程中，鉆頭對被鉆材料的摩擦使得鉆頭的溫度上升到材料熔化溫度以上。激光鉆孔同樣將溫度升高到被鉆材料的熔點之上。因而熔化的被鉆材料碎片通常涂抹在暴露部分導電軌跡的表面上，如孔的內壁上。因此，需要去鉆污以移除殘留物(由步驟S114中鉆孔留下的)，其中ー些殘留物已經涂抹在導電軌跡上。去鉆污通常包括將基板浸泡或浸潰在諸如高錳酸鉀溶液之類的清潔溶液中持續一段預定時間。去鉆污是本領域公知的并且在例如美國專利號4，425，380和美國專利號4，601，783中描述，這兩個專利內容通過引用的方式并入本文中。此外，去鉆污也可包括在將基板浸泡在化學溶液之后采用水沖洗。將基板浸泡在化學溶液中影響所暴露的積層。因此，在步驟S114中，第一底面積層128也去鉆污。值得注意的是，這是實施在層128上的第二次去鉆污步驟，因為其已經在步驟S108中去鉆污，因此這是不需要的。在步驟SI 16中，額外的導電軌跡常用于形成第二頂面積層124的導電層以及底面積層128的導電層。在步驟S118中，將阻焊層120和130分別應用到形成在積層124、128上的導電層上。在步驟S120中，實施表面處理以提供抵抗導電層氧化的額外保護，以及準備裝配焊球和/或連接芯片的表面。圖2K所示的得到的基板具有2/k/l組合設計，其中k是芯層118中子層的數量。然而不幸的是，作為兩個去鉆污步驟(S108和S114)的結果，圖2K的基板可包括過度去鉆污的底面積層128。過度去鉆污是由于介電層經歷多次的去鉆污步驟。例如，在圖I中，積層128的介電層在SlOO中去鉆污兩次(一次在步驟S108中，然后再次在步驟SI 14中)。過度去鉆污導致在積層中發生很多不期望的變化。例如，可負面影響介電層的附著性。此外，如果應用多次去鉆污步驟，那么可擴大介電層中的鉆孔或導通孔。另外，介電層的表面因而可變得更粗糙。因此，圖3描繪了流程圖S300，所述流程圖S300描繪本發明實施方式的示例性制造エ藝，其可用于提供具有在其芯層的對立面上的不同(不等)數量積層的基板設備。該芯層的第一面(例如頂面)可具有形成在其上的m層積層，同時第二面(底面)可具有形成的η層積層(其中m古η)。圖4Α-4Κ描述了根據流程圖S300中所描繪步驟的、在不同制造階段制造的基板的截面視圖。如圖3所示，在步驟S302中首先對可具有其子層(未圖示子層)的基板芯層(例如，芯層218)進行機鉆。在步驟S304中，導電軌跡常用于在芯層218的任一面上形成導電層或電路。可通過在使用薄膜金屬或銅箔的芯層上蝕刻導電軌跡形成導電層。可形成鍍覆通孔(ΡΤΗ)216并常用該鍍通孔互聯基板芯層218兩對立面上的芯層電路軌跡。通過用導電材料如銅鍍覆在步驟S302中形成的該孔的內壁形成ΡΤΗ。 在步驟S306中，第一頂面積層226的介電層通過層疊介電材料如ABF而形成。然而，在這個步驟中，不形成底面積層。替代的僅形成頂面積層。應注意，這與流程圖SlOO中描繪的傳統工藝形成對比，傳統工藝中在這個階段形成第一頂面積層和第一底面積層。在步驟308中，第一積層226是激光鉆孔的，并且去鉆污以便暴露芯層218上面的在步驟S304中形成的電路軌跡。因為底面沒有層疊，所以已經暴露了芯層218下面的電路。在步驟S310中，電路軌跡常用于在積層226上形成導電層或電路。值得注意的是，在基板底面存在有在芯層218下表面形成的電路。顯而易見的，通常，對于m層頂面積層和η層底面積層(其中m > η)，可按順序實施步驟S306、S308、S310以便形成介電層，對所述介電層鉆孔及去鉆污，然后在已去鉆污的電介質上形成導電層，以便形成頂面m層積層中的(m-n)層。在步驟S312中，使用介電材料層如ABF形成第二頂面積層224和第一底面積層228。正如下文詳細描述的，層228實質上可比層224厚以便幫助減輕翹曲。在步驟S314中，第二頂面積層224和第一底面積層228的介電層可以是激光鉆孔的且然后去鉆污。鉆孔的導通孔暴露在頂面積層226(在步驟S310中形成的)頂部的導電層上的部分電路軌跡，以及也暴露形成在基板芯層218 (在步驟S304中形成的)底面的部分電路軌跡。在步驟S316中，額外的導電軌跡常用于形成第二頂面積層224和第一底面積層228的導電層。該鉆過孔的導通孔可充滿導電材料以使新形成的導電層的軌跡與現存的在步驟S310中形成的導電層的軌跡互聯。—般的，對于m層頂面積層和η層底面積層(其中m > η)，步驟S312、S314和S316可用于形成η對積層，每對具有將形成在芯層的第二面(底面)上的η層積層的一層，以及形成在第一面(上面)的m層積層的剩余η層的一層。每層積層包括介電層和形成在其上的導電層。η對積層的每對的形成包括對各介電層對的每一層鉆孔，以及同時對該介電層對去鉆污(S314)。然后，在去鉆污的介電層上形成導電層(S316)。就像我們了解的那樣，已經使用步驟3306、5308、5310形成111層中的(m_n)層。在步驟S318中，阻焊層被應用于在積層224、228上形成的電路。當然，阻焊層應用在積層224、228的最外層。正如下面所描述的，應用在具有少量積層的面(例如下面)上的阻焊層232可實質上比芯層218的相對面(上面)上的阻焊層220厚。在步驟S320中，實施表面處理以制備用于裝配焊球和/或連接芯片的表面。有利地，描繪在S300中的示例性工藝中，每一介電材料層僅運用一個去鉆污步驟。因此，圖4K中的基板不具有通常由經歷兩次或兩次以上去鉆污步驟造成的任何過度去鉆污的積層。可以很容易的看到，S300中描繪的方法代表了制造本發明實施方式示例性基板的一般性方法。因此，具有芯層(例如芯層218)、在該芯層第一面(例如頂面)上的m層積層(例如兩層積層226、224)、以及在該芯層第二面(例如底面)上的η層積層(例如一層積層228)的基板(其中m > η)的一般制造方法包括在第一面上形成m層積層中的(m_n)層，其中該m層積層中的(m-n)層中的每層的形成包括對各介電層鉆孔和去鉆污；以及形成η對積層，該η對積層中的每對包括形成在第 二面上的η層積層中的一層以及形成在第一面上的m層積層的剩余η層中的一層。η對積層中的每對的形成包括對各介電層對的每層鉆孔，以及同時對該各介電層對去鉆污。可通過連續形成介電層，對該介電層鉆孔和去鉆污，以及在去鉆污的電介質上形成軌跡的導電層來形成每層積層。在介電層被鉆孔和去鉆污之后，可通過蝕刻或沉積諸如薄膜金屬或銅箔之類的導電材料形成導電軌跡。圖4Α-4Κ描繪了 m = 2,n = I, (m-n) = I的具體示例，因此該(m_n)層由積層226表示，以及η對積層包括積層對224、228。在可替換的實施方式中，激光鉆孔和機鉆是可互換的，用于對厚度或高度小于約100 μ m的芯層鉆孔。較厚的芯層(例如400μπι或800μπι)通常使用機械鉆孔。當然也可使用其他公知的在介電材料或絕緣體內形成孔或洞的方法。此外，不是所有的步驟都是需要的，或者也可添加額外的步驟。例如，除了顯示的這些積層，能形成更多的積層。正如下面描述的，也可嵌入銅環以加強基板并減輕翹曲。現在應該顯而易見的，在流程圖SlOO中描述的傳統的制造方法能導致積層的過度去鉆污。如上所述，過度去鉆污導致介電層的附著性的不期望的變化。此外由于過度去鉆污，作為運用到具體積層上的多次去鉆污操作的結果，激光鉆孔的導通孔可能變得更大，以及介電表面變得更粗糙。通過使用流程圖S300中描繪的示例性制造工藝而方便地避免這些缺點。無芯基板和單面基板也非常容易翹曲。通常需要加固物以確保無芯基板或單面基板能承受引起翹曲并且可能導致電路不能工作的機械應力和熱應力。本發明示例性的實施方式可包括在包含有少量積層的芯層面上的更厚的積層介電層以及更厚的阻焊層，以減輕翹曲。因此在步驟S312中，底面積層228可使用比積層224、226中所使用的介電層厚的介電層。在一個不例性實施方式中，積層228約為40 μ m-60 μ m,而積層224、226的每層約為25 μ m-40 μ m。類似地，在步驟S318中，可將底面阻焊層232制作的實質上比與其對應的上面的阻焊層220厚。根據電路封裝的尺寸，可使用多種相對的厚度值。在一個示例性實施方式中，阻焊層232約為30 μ m-60 μ m,而阻焊層220的高度僅約為16 μ m-30 μ m。阻焊層232可由介電材料層取代。此外，正如下面所描述的，由例如銅制作的多個環可用于加固本發明的示例性的半導體設備。因此圖5描繪了示例性集成電路封裝200的部分垂直截面視圖，該集成電路封裝200包括在兩面上都有積層的基板204。集成電路封裝200包括連接至基板204上的芯片202。芯片202通常由半導體材料如硅晶片構成，并且包括集成電路和形成在其作用面上的焊盤208。焊盤208向在芯片202上的集成電路提供I/O連接點。使用控制熔塌芯片連接(C4)或倒裝芯片連接技術，可在每個焊盤208上形成UBM以促進焊接凸點210的連接。形成在焊盤208上的焊接凸點210可用于將芯片連接到基板204上。
基板204包括基板芯層218，以及多個積層224、226、228。阻焊層220、232分別形成在最外面的積層224、228上。預焊料236可應用在基板焊盤234的每ー個上。基板芯層218可包括多個自己的多層或子層(未圖示)。形成在芯層218中的鍍覆通孔(PTH) 216能用于將層224、226中的軌跡212和層228中的軌跡212電互聯。導通孔或微導通孔214可通過激光鉆孔形成，并且鍍覆或充滿導電材料以將層224上的軌跡和層226上的軌跡互聯。同樣的，微導通孔214可用于將層226上的軌跡212和芯層218上表面上的軌跡互聯；或者將層228上的軌跡和芯層218下表面上的軌跡互聯。預焊料236可以是錫膏的形式，并且因此可增加焊料量以及在芯片連接エ藝期間在焊接凸點210和基板焊盤234之間提供良好的互聯。預焊料236也增大了凸點210的有效高度，這有助于毛細管底部填充エ藝。與圖2K中描繪的基板相比，在封裝200中積層228可包含比層224、226的介電材料厚很多的介電材料。如上所述，層228的厚度約為40μπι-60μπι，而層224、226的公稱厚度可在25 μ m-40 μ m范圍內不包括40 μ m。在一些實施方式中，在包含少量積層的芯層面(如底面)上的任何層(例如積層228)可比在相對面(例如頂面)上的每層(例如層224、226)厚。同樣的，阻焊層232可比阻焊層220厚。在一個實施方式中，阻焊層220的高度可為16“111-3(^111，不包括3(^111，而阻焊層232的厚度在30 μ m_60 μ m的范圍內。積層和阻焊層的具體高度僅作為示例提供，以便突出積層的相對厚度。當然其他實施方式可使用該列舉的范圍外的厚度值。有利地，較厚的層和阻焊層有助于減輕封裝200中的翹曲。可提供額外的加固以防止翹曲。因此，圖6描繪了本發明另ー實施方式示例性的集成電路封裝200’的截面視圖。封裝200’實質上類似于封裝200，除了存在提供以幫助減輕翹曲的多個環240。在圖5和圖6中的類似部分在結構和功能上實質上相同，并且用相同的數字表示。主符號(’)區分圖6中的部分與圖5相應的部分，這將不再做進ー步的討論。此外，芯層218或芯層218’可由具有低熱膨脹系數(CTE)的材料形成，這有助于減輕翹曲。材料在垂直于面內方向可具有線性的熱膨脹系數(用al，a2表示)。示例性的材料可包括熱膨脹系數約小于15ppm/°C (例如al, a2 5_12ppm/°C )的這些材料,具有約200°C _240°C的高的玻璃轉化溫度(Tg)的玻璃布增強樹脂，等等。作為形成各導電層的一部分(或形成各導電層之后)，環240可通過在ー個或多個的積層224’、226’、228’或芯層218’上沉積合適厚度的金屬(例如銅)來形成。對本領域技術人員來說在半導體封裝內嵌入加固環的各種方法是公知的，并且可用于形成環240。在一個實施方式中，環240可與導電軌跡212在電路形成階段一起形成。環240可采用在封裝200’的形狀上。也就是說，從上方看時，環240的主視圖實質上與封裝200’周圍輪廓相同。環240可由與軌跡本身相同的材料(例如銅)構成。這方便地允許環240在相同的用于在積層上形成導電軌跡的制造步驟中形成。在可替換的實施方式中，合適強度的其他材料也可用于構造環240。
盡管在芯層218’的對立面上(B卩，頂面和底面)具有不對稱(不等數量的)積層，但是在包含少量積層的芯層面上的較厚介電層和阻焊層的使用修復封裝200’的平衡。通常，使用如流程圖S300中描繪的示例性的方法制造封裝200’成功避免了其積層(例如層228’ )的過度去鉆污，同時環240、較厚的介電層228’和較厚的阻焊層232’有助于減輕翹曲。應了解，本發明的實施方式可包括具有在芯層的任一面上的多種不同組合的積層的示例性基板。上述帶有不對稱積層的基板僅是示例性的且不是限制性的。本發明的其他實施方式可一般具有m/k/n形式的組合設計,其中m和η是正整數,并且m η (例如m >η > O)。芯層可具有任意數量的層，以及在芯層內可呈現出常用的兩層(即k = 2)和有時的四層(即k = 4)，這分別導致了 2/2/1和2/4/1基板。對于每個芯片，或在晶片級可實施使用上述示例性方法的半導體設備制造。在晶片級封裝中，替代向針對單個芯片的基板應用所討論的方法，該封裝方法同時應用于針對整個制造的晶片的基板。作為最后的步驟，將基板和晶片切割成準備裝配在外部線路板上 的單個封裝的半導體封裝。在上述的討論中，術語“頂面”和“底面”(或者‘上面’和‘下面’)用來表示與說明的示例性實施方式一致的芯層相對的表面或面，并且因此可根據圖中方向互換。本發明的實施方式可用于多種應用中，所述多種應用包括DRAM、SRAM、EEPR0M、閃速存儲器、圖像處理器、通用處理器、DSPs、以及多種標準的模擬、數字和混合信號電路封裝的制造。示例性的方法和基板可應用于構建印刷電路板(PCB)或印刷線路板(PWB)，以及集成電路封裝的載體基板。因此，本發明的實施方式可用于主板，子卡，記憶模塊，外圍擴展卡(例如顯卡，網絡接ロ卡，聲卡)，等等。當然，上述的實施方式僅是說明性的而不是限制性的。描述的實施本發明的實施方式容許在形式、部件布置、細節和操作順序上的許多修改。當然本發明g在將所有的這些修改涵蓋在由權利要求定義的范圍中。
權利要求
1.制造基板的方法，所述基板具有芯層、在所述芯層第一面上的m層積層以及在所述芯層第二面上的n層積層，其中，所述積層的每層包括介電層以及形成在其上的導電層，其中m > n,所述方法包括 在所述第一面上形成所述m層積層中的(m-n)層，其中，所述m層積層中的所述(m_n)層中的每層的形成包括對各介電層鉆孔并去鉆污；以及 形成n對積層，所述n對積層中的每對包括形成在所述第二面上的所述n層積層中的一層以及形成在所述第一面上的所述m層積層中的剰余n層中的ー層，以及其中所述n對積層的每對的形成包括對各介電層對的每層鉆孔，以及同時對所述各介電層對去鉆污。
2.根據權利要求I所述的方法，其中所述對各介電層對的每層鉆孔包括激光鉆孔。
3.根據權利要求I所述的方法，其中在所述m層積層和所述n層積層中任一積層中的任意介電層僅去鉆污一次。
4.根據權利要求I所述的方法，其中所述的對所述各介電層對去鉆污包括在所述對各介電層對的每層鉆孔后從所述各介電層對上移除殘留物。
5.根據權利要求I所述的方法，其進ー步包括在所述形成所述m層積層中的(m-n)層之前，在所述芯層的所述第一和第二面中至少之ー上形成多個導電軌跡，以及在所述芯層的所述第一和第二面上電連接所述多個導電軌跡。
6.根據權利要求5所述的方法，所述電連接包括在所述芯層中鉆至少一孔以及用導電材料鍍覆所述孔以形成鍍覆通孔(PTH)。
7.根據權利要求6所述的方法，其中所述在所述芯層中鉆至少一孔包括機械鉆孔。
8.根據權利要求I所述的方法，其中所述n層積層中的每層包括高度在40y m到60 y m范圍內的介電層，以及所述m層積層中的每層包括高度在25 ii m到40 y m范圍內的介電層，不包括40 iim的介電層。
9.根據權利要求I所述的方法，其進ー步包括在所述m層積層的最外層形成第一阻焊層。
10.根據權利要求8所述的方法，其進ー步包括在所述n層積層的最外層形成第二阻焊層。
11.根據權利要求10所述的方法，其中所述第一阻焊層的高度范圍為16y m到30 u m,不包括30 u m,以及所述第二阻焊層的高度范圍為30 u m-60 u m。
12.根據權利要求I所述的方法，其進ー步包括在所述芯層的所述第二面上的至少ー些所述n層積層中形成環，以加固所述基板。
13.根據權利要求12所述的方法，其中所述環是銅環。
14.根據權利要求I所述的方法，其中m= 2以及n = I。
15.根據權利要求I所述的方法制造的基板，所述基板具有芯層、在所述芯層第一面上的m層積層以及在所述芯層第二面上的n層積層，其中m > n，其中所述積層的每層包括僅去鉆污一次的介電層。
16.根據權利要求15所述的基板，其進ー步包括覆蓋所述m層積層中的最外層的第一阻焊層；以及覆蓋所述n層積層中的最外層的第二阻焊層。
17.根據權利要求15所述的基板，其中所述m層積層中的每層具有高度在25y m到40 ii m之間的不包括40 ii m的介電層，以及所述n層積層中的每層具有高度在40 ii m到.60 um之間的介電層。
18.根據權利要求15所述的基板，其中所述芯層的熱膨脹系數小于15ppm/°C。
19.半導體設備，其包括權利要求15所述的基板，以及互聯到包含所述m層積層中的一層的所述導電層中的ー層的芯片。
20.根據權利要求17所述的半導體設備，其進ー步包括分別覆蓋所述m層積層中的最外層和所述n層積層中的最外層的第一阻焊層和第二阻焊層，其中，所述第二阻焊層的高度大于所述第一阻焊層的高度。
21.根據權利要求17所述的半導體設備，其進ー步包括分別覆蓋所述m層積層中的最外層和所述n層積層中的最外層的阻焊層和介電材料層，其中所述介電材料層的高度大于所述阻焊層的高度。
22.根據權利要求17所述的半導體設備，其中所述第一阻焊層的高度在ieym到30 um的范圍內，不包括30 u m,以及所述第二阻焊層的高度在30 y m到60 y m的范圍內。
23.根據權利要求17所述的半導體設備，其進ー步包括在所述積層中至少ー些層中的加固環，以減輕所述設備中的翹曲。
全文摘要
本發明披露了制造用于電子封裝的基板的方法，該基板具有芯層、在芯層第一面上的m層積層以及在芯層第二面上的n層積層，其中m≠n。該方法包括在第一面上形成m層積層中的(m-n)層，然后形成n對積層，該n對積層中的每對包括形成在第二面上的n層積層中的一層以及形成在第一面上的m層積層的剩余n層中的一層。每層積層包括介電層以及形成在其上的導電層。本發明披露的方法通過避免在基板制造期間對介電材料重復去鉆污以保護每層積層中的介電層不被過度去鉆污。
文檔編號H05K1/02GK102656955SQ201080034121
公開日2012年9月5日 申請日期2010年7月28日 優先權日2009年7月31日
發明者安德魯·雷昂, 易普森·羅, 羅登·托帕西歐, 里安·馬丁內斯 申請人:Ati科技無限責任公司