化合物半導體襯底、半導體器件及其制造方法

專利名稱：化合物半導體襯底、半導體器件及其制造方法
技術領域：
本發明涉及具有半導體襯底的化合物半導體襯底、半導體器件及其制造方法，尤 其涉及具有III-V族化合物半導體襯底的化合物半導體襯底、半導體器件及其制造方法。
背景技術：
近年來，以化合物半導體為代表的半導體的各種特性得到發揮，應用范圍進一步 擴大。化合物半導體特別適合作為例如用于制造高速器件、光通訊器件或微波器件的外延 生長的底部襯底(下地基板)。使用半導體(包括化合物半導體)作為上述外延生長的底部襯底時，該半導體的 表面必須為無形變的鏡面。因此，在對半導體的單晶錠進行切割、研磨、蝕刻等所謂“預加 工”之后，通常會對所得的晶片進行鏡面研磨。對于該鏡面研磨，例如已知如下方法使用含有膠態二氧化硅的研磨劑對該半導 體晶片表面進行研磨(例如，下述專利文獻1)后，用純水進行清洗。但是，使用在通過上述方式得到的半導體襯底上配置外延層而成的層疊體而制成 的器件存在難以獲得良好的成品率的缺點，因此迫切需要開發出一種可克服上述缺點的半 導體襯底。專利文獻1 日本特開昭64-87147號公報專利文獻2 日本專利第3183335號公報專利文獻3 美國專利第6488767號說明書專利文獻4 美國專利第6951695號說明書專利文獻5 日本特開2006-310362號公報專利文獻6 日本專利第2599250號公報

發明內容
上述專利文獻2中，基于堆積(蓄積)在外延層與InP襯底的界面處的Si會導致 包含外延層/InP襯底的層疊結構的器件產生缺陷的推測，提出了外延層與襯底的界面處 的Si濃度為8X1017cm_3以下的層疊體。其中，外延層/襯底界面處的Si會形成高電阻層，該高電阻層使襯底的電特性或 由襯底制作的器件的器件特性降低，因此優選盡可能將該界面處的Si抑制在低水平。本發明人經過深入研究，結果新發現了通過減少Si來降低上述界面處的電阻的 技術。即，本發明的目的在于提供外延層與襯底的界面處的電阻降低的化合物半導體襯 底、半導體器件及其制造方法。本發明的化合物半導體襯底，由III族氮化物構成且表面具有表面層，該表面層 中含有以Cl換算為200 X IO10個/cm2以上且12000 X IO10個/cm2以下的氯化物和以0換算 為3. 0原子％以上且15. 0原子％以下的氧化物。
本發明人經過深入研究，結果發現當化合物半導體襯底表面的表面層中含有以 Cl換算為200 X IOiq個/cm2以上且12000 X IOiq個/cm2以下的氯化物和以0換算為3. 0原 子％以上且15. 0原子％以下的氧化物時，可抑制化合物半導體襯底與形成于其上的外延 層之間的界面處的Si的增加，從而可降低界面處的電阻。另外，優選表面層中含有以Cl換算為300 X IO10個/cm2以上且8000 X IO10個/cm2 以下的氯化物。另外，優選表面層中含有以0換算為5.0原子％以上且12.0原子％以下的氧化 物。另外，可以是表面層的表面粗糙度(RMS)為3nm以下的方式，更優選為Inm以下， 進一步優選為0. 3nm以下。另外，可以是距離表面的深度為IOnm以上且IOOnm以下的劃痕的密度為2條/cm 以下的方式，更優選為1. 2條/cm以下。另外，可以是距離表面的深度為2nm以上且20nm以下、直徑為0. 2 μ m以上且5 μ m 以下的加工坑(加工O卜)的密度為50X IO5個/cm2以下的方式。另外，可以是表面上除寬度為5mm的外周部以外的中央部的圓形區域中的劃痕的 最大深度為IOOnm以下的方式。另外，可以是表面的潛劃痕(潛傷)密度為40條/cm以下的方式。另外，可以是表面具有加工變質層、且該加工變質層的厚度為20nm以下的方式。另外，可以是半導體襯底具有低位錯密度區域和高位錯密度區域交替排列的結構 的方式。另外，可以是半導體襯底的平坦面區域比率為60%以上的方式。另外，可以是還具有形成于表面層上且由III族氮化物構成的外延層的方式。本發明的化合物半導體襯底的制造方法中，在由III族氮化物構成的化合物 半導體襯底的表面形成表面層，該表面層中含有以Cl換算為200X IOki個/cm2以上且 12000 X IO10個/cm2以下的氯化物和以0換算為3. 0原子％以上且15. 0原子％以下的氧化 物。本發明人經過深入研究，結果新發現通過在化合物半導體襯底的表面形成含有 以Cl換算為200 X IO10個/cm2以上且12000 X IO10個/cm2以下的氯化物和以0換算為3. 0 原子％以上且15. 0原子％以下的氧化物的表面層，可減少化合物半導體襯底與形成于其 上的外延層之間的界面處的Si，從而可降低界面處的電阻。另外，可以是表面層的表面粗糙度(RMS)為3nm以下的方式。另外，可以是如下方式在存在含有Si元素與選自由C、N和0組成的組中的至少 一種元素的化合物的腔室內，使用含氯氣體對化合物半導體襯底進行干式蝕刻而形成表面 層。另外，可以是如下方式干式蝕刻為反應性離子蝕刻，在將腔室內的壓力設為 P(Pa)、氣體流量設為Q(Sccm)、腔室容積設為V(L)時，其蝕刻條件滿足下式的關系0. 05 彡 PV/Q 彡 3. 0。另外，可以是如下方式使用粘度為2mPa 以上且30mPa · s以下的、含有含氯化 合物的溶液，對表面經過研磨的化合物半導體襯底進行表面處理，從而形成表面層，所述含有含氯化合物的溶液在將PH值設為χ、氧化還原電位的值設為y(mV)時，滿足下述二式的關 系-50X+1000 < y < _50x+1800 (1 彡 χ 彡 6)... (1)-50Χ+800 < y < _50χ+1500 (8. 5 彡 χ 彡 14) ... (2)。另外，可以是如下方式含有含氯化合物的溶液是僅由H、C、0、N和Cl中的任意 元素構成的化合物與純水的溶液，表面處理是使用壓縮率為1.5%以上且20%以下的研磨 墊、以30g/cm2以上且800g/cm2以下的壓力進行研磨。另外，可以是在表面層上形成由III族氮化物構成的外延層的方式。本發明的半導體器件，包括由III族氮化物構成且表面具有表面層的化合物半 導體襯底，該表面層中含有以Cl換算為200 X IOki個/cm2以上且12000 X IOki個/cm2以下 的氯化物、和以0換算為3. 0原子％以上且15. 0原子％以下的氧化物，且該化合物半導體 襯底具有形成于所述表面層上、且由III族氮化物構成的外延層；和形成于所述化合物半 導體襯底的上表面和下表面中至少一個面上的電極。本發明人經過深入研究，結果新發現通過在化合物半導體襯底的表面形成含有 以Cl換算為200 X IO10個/cm2以上且12000 X IO10個/cm2以下的氯化物和以0換算為3. 0 原子％以上且15. 0原子％以下的氧化物的表面層，可減少化合物半導體襯底與形成于其 上的外延層之間的界面處的Si，從而可降低界面處的電阻。本發明的半導體器件的制造方法，用于制造包含由III族氮化物構成的化合物半 導體襯底的半導體器件，所述制造方法包括以下步驟在表面具有表面層的化合物半導體 襯底的表面層上形成由III族氮化物構成的外延層的步驟，該表面層中含有以Cl換算為 200 X IOltl個/cm2以上且12000 X IOltl個/cm2以下的氯化物和以0換算為3.0原子％以上 且15.0原子％以下的氧化物；和在化合物半導體襯底的上表面和下表面中至少一個面上 形成電極的步驟。本發明人經過深入研究后新發現通過在由III族氮化物構成且表面具有含有以 Cl換算為200 X IOiq個/cm2以上且12000 X IOiq個/cm2以下的氯化物和以0換算為3. 0原 子％以上且15. 0原子％以下的氧化物的化合物的表面層的半導體襯底上形成外延層，可 減少化合物半導體襯底與外延層之間的界面處的Si，從而可降低界面處的電阻。另外，優選上述化合物半導體襯底的表面層的Si量為0. 3原子％以下，更優選為 0.2原子％以下。本發明的化合物半導體襯底中，在由III族氮化物構成的基底襯底與外延層的界 面處的Cl原子濃度為5X IO15個/cm3以上且1 X IO18個/cm3以下。本發明的化合物半導體襯底中，在由III族氮化物構成的基底襯底與外延層的界 面處的0原子濃度為5X IO16個/cm3以上且1 X IO18個/cm3以下。本發明的化合物半導體襯底中，在由III族氮化物構成的基底襯底與外延層的界 面處的Si原子濃度為1 X IO15個/cm3以上且5X IO19個/cm3以下。本發明的半導體器件包括上述化合物半導體襯底、和形成于該化合物半導體襯 底的上表面和下表面中至少一個面上的電極。另外，上述專利文獻3、4中公開了 通過使用SiO2磨粒對AlxGayInzN的表面進行 化學機械研磨(CMP)，可獲得表面粗糙度(RMS)為Inm以下的平滑表面。但是，完全未提及會使表面的雜質減少，也沒有控制表面層的組成的相關記載。另外，專利文獻5中公開了 通過控制CMP的研磨液的pH值、氧化還原電位，可提高研磨速度，減少加工變質層。但是， 并未提及會使表面的雜質減少，也沒有控制表面層的組成的相關記載。另外，上述專利文獻 6中公開了 通過在利用含氯氣體對GaN襯底的表面進行干式蝕刻時，使裝置內存在Si片， 可將GaN襯底的表面處理得較為平滑。但是，完全未提及會減少表面的雜質，也沒有控制表 面層的組成的相關記載。發明效果根據本發明，可提供外延層與襯底的界面處的電阻降低的化合物半導體襯底、半 導體器件及其制造方法。


圖1是表示本發明的實施方式的化合物半導體襯底的示意剖面圖。圖2是與圖1所示的化合物半導體襯底不同方式的化合物半導體襯底的示意剖面 圖。圖3是與圖2所示的化合物半導體襯底不同方式的化合物半導體襯底的示意剖面 圖。圖4是表示本發明的實施方式的半導體器件的示意剖面圖。圖5是與圖4所示的半導體器件不同方式的半導體器件的示意剖面圖。圖6是表示與圖1所示的半導體襯底不同方式的半導體襯底的俯視圖。圖7是表示圖6所示的半導體襯底的制作順序的圖。圖8是表示與圖6所示的半導體襯底不同方式的半導體襯底的俯視圖。圖9是表示與圖6所示的半導體襯底不同方式的半導體襯底的俯視圖。圖10是表示圖6所示的化合物半導體襯底的平坦面區域的圖，(a)為俯視圖，(b) 為(a)的VDI B-VDIB線上的剖面圖。圖11是本發明的實施方式中的研磨裝置的示意構成圖。圖12是本發明的實施方式中的干式蝕刻裝置的示意構成圖。圖13是表示本發明的實施例1的數據的表。圖14是表示本發明的實施例2的數據的表。圖15是表示本發明的實施例3的數據的表。圖16是表示本發明的實施例4的數據的表。圖17是表示本發明的實施例5的數據的表。圖18是表示本發明的實施例6的數據的表。圖19是表示本發明的實施例7的數據的表。圖20是表示本發明的實施例8的數據的表。圖21是表示本發明的實施例9的數據的表。圖22是表示本發明的實施例10的數據的表。圖23是表示本發明的實施例11的數據的表。標號說明10、10A、IOB化合物半導體襯底
12表面層14外延層18A低位錯密度區域18B高位錯密度區域30半導體器件32A、32B 電極
具體實施例方式以下，參考附圖，對本發明的具體實施方式
進行詳細說明。另外，對于相同或者同 等的要素標注相同的符號，并省略相關重復說明。圖1是第一實施方式的化合物半導體襯底10的示意剖面圖。如圖1所示，化合物 半導體襯底10具有在一側的表面上形成有表面層12的構成。化合物半導體襯底10由III族氮化物(例如，GaN或A1N、InN, AlGaN, InGaN)構 成。當由GaN構成時，通過HVPE (Hydride Vapor Phase Epitaxy，氫化物氣相外延)法、熔 鹽法、氨熱法進行生長；當由AlN構成時，通過HVPE法、升華法、熔鹽法進行生長。InN通過 HVPE法進行生長。表面層12是包含氯化物和氧化物的層，例如由AlxGayInzNaObCle (x+y+z = l，a+b+c =1)構成。化合物半導體襯底10是用于使所需的半導體層在其上外延生長的襯底，該襯底 表面的品質是很重要的。該表面品質與整塊結晶的品質不同，容易受表面組成、粗糙度、加 工變質層的影響。特別是當用于制作LED或半導體激光器等發光器件時，在襯底與其上所 生長的外延層的界面處不會形成電阻較高的層(以下稱為高電阻層)是很重要的。發光器 件的電阻提高時，會導致發光效率降低。特別是當通入較大電流時，發光效率會顯著降低。此處，所謂加工變質層，是指由于結晶表面的磨削或研磨而使形成于結晶的表面 側區域的晶格紊亂的層，通過用TEM觀察結晶沿解理面斷裂的剖面，可以確認該層的存在 及其厚度。加工變質層的厚度優選為20nm以下，更優選為IOnm以下。若加工變質層的厚 度較厚，則外延生長時的形態及結晶性會下降。本發明人新發現通過抑制化合物半導體襯底10的表面IOa中的Si的存在量，并 且在化合物半導體襯底10上使Cl元素和0元素以氯化物和氧化物的形式存在，能夠抑制 上述高電阻層的形成。具體而言，本發明人發現通過使化合物半導體襯底10的表面IOa的表面層12含 有以Cl換算為200X IOltl個/cm2以上且12000X IOltl個/cm2以下的氯化物和以0換算為 3. 0原子％以上且15. 0原子％以下的氧化物，可抑制高電阻層的形成。另外，優選表面層 12中含有以Cl換算為300X IOltl個/cm2以上且8000X IOltl個/cm2以下的氯化物，更優選 含有400X IOltl個/cm2以上且5000X IOltl個/cm2以下的氯化物。另外，優選表面層12中含 有以0換算為5. 0原子％以上且12. 0原子％以下的氧化物，更優選含有7. 0原子％以上且 10.0原子％以下的氧化物。化合物半導體襯底10的表面粗糙度Ry優選為30nm以下。此處，所謂表面粗糙度 Ry,是指從粗糙度曲面上沿其平均面的方向抽取標準面積為10 μ m見方(10 μ mX 10 μ m =IOOym2,以下相同)的部分，計算該抽取部分的平均面至最高凸起的高度與至最低凹部的 深度的和。通過使表面粗糙度Ry為30nm以下，可以在主面上形成形態及結晶性良好的外 延層。從該觀點考慮，表面粗糙度Ry更優選為IOnm以下。化合物半導體襯底10的表面粗糙度RMS優選為3nm以下。此處，所謂表面粗糙度 RMS，是指從粗糙度曲面上沿其平均面的方向抽取標準面積為10 μ m見方的部分，將該抽取 部分的平均面與測定曲面的偏差的絕對值合計再除以標準面積而計算出的平均值。通過使 表面粗糙度RMS為3nm以下，可形成形態及結晶性良好的外延層。從該觀點考慮，表面粗糙 度RMS更優選為Inm以下。化合物半導體襯底10上，距離表面的深度為IOnm以上且IOOnm以下的劃痕的密 度優選為2條/cm以下，更優選為1.2條/cm以下。劃痕密度是將每單位長度內交叉的劃 痕的條數作為線密度進行評價。劃痕是表面上的直線形凹部，劃痕密度可通過研磨條件、干 式蝕刻條件進行控制。若劃痕密度較大，則外延生長時的形態及結晶性的品質會降低。劃 痕密度可利用光干涉式粗糙度計和微分干涉顯微鏡進行評價。化合物半導體襯底10上，距離表面的深度為2nm以上且20nm以下、直徑為0. 2 μ m 以上且5μπι以下的加工坑的密度優選為50X IO5/個/cm2以下。加工坑的直徑通常為 0. 5μπι以上且2μπι以下。加工坑的密度更優選為20Χ105/個/cm2以下，進一步優選為 IOX IO5/個/cm2以下。加工坑是表面上的微小凹陷，坑密度可通過研磨條件、干式蝕刻條件 進行控制。加工坑與結晶的位錯集中部的凹陷不同。若坑密度較大，則外延生長時的形態 及結晶性的品質會降低。坑密度可利用光干涉式粗糙度計、微分干涉顯微鏡、SEM來評價。化合物半導體襯底10上，通過紫外熒光觀察或者陰極發光(以下稱為CL)觀察所 觀察到的潛劃痕的密度優選為40條/cm以下。潛劃痕的密度是將每單位長度內交叉的潛 劃痕的條數作為線密度進行評價。潛劃痕的密度為40條/cm以下時，可形成形態及結晶性 良好的外延層，因此可獲得特性良好的半導體器件。從該觀點考慮，潛劃痕的密度更優選為 10條/cm以下。此處，潛劃痕可通過紫外熒光觀察或者CL觀察進行觀察。所謂紫外熒光觀察，是指射入能量遠高于化合物半導體襯底10的III族氮化物結 晶的帶隙的能量(低波長)的激發光，并觀察與III族氮化物結晶的帶隙相對應的能量(波 長)的熒光。例如，使用水銀的明線(波長337nm)或者He-Cd激光(波長325nm)作為激 發光，觀察GaN結晶的熒光(波長365nm)。對III族氮化物結晶進行紫外熒光觀察時，在 表面狀態良好的結晶區域內觀察到熒光，而在結晶紊亂的加工變質層的區域內觀察不到熒 光，且可觀察到作為黑色直線狀陰影的潛劃痕。紫外熒光觀察中，在將III族氮化物結晶固定于表面處理用結晶支架的狀態下也 可進行觀察，因此可觀察到III族氮化物結晶的表面處理的各個步驟中的III族氮化物結 晶的表面狀態，從而容易把握各個步驟中的問題。另外，紫外熒光觀察中，通過使用紫外熒 光顯微鏡與光學顯微鏡(特別優選微分干涉顯微鏡)組合而成的裝置，可對比觀察同一視 野，因此可對劃痕等表面的凹凸信息和潛劃痕等加工表面層內部的信息進行對比觀察。所謂CL觀察，是指觀察向III氮化物結晶射入作為激發光的電子束后射出的可見 光或者波長接近可見波長區域的光。對III族氮化物結晶進行陰極發光觀察時，在表面狀 態良好的結晶區域內觀察到光，而在結晶紊亂的加工變質層的區域內觀察不到光，且可觀 察到作為黑色直線狀陰影的潛劃痕。
通過將CL觀察裝置與SEM (掃描式電子顯微鏡)組合，可進行高倍率的觀察，從而 可觀察到纖細的潛劃痕。通過將CL圖像與SEM圖像進行對比，可對劃痕等表面的凹凸信息 和潛劃痕等加工表面層內部的信息進行對比觀察。以下，參照圖8對化合物半導體襯底10的制作順序進行說明。首先，在III族氮化物的結晶生長之后，對該結晶進行外周加工使其成形，得到 III族氮化物的塊體。接著，利用線鋸或片鋸對所得的塊體進行切割，得到III族氮化物的 化合物半導體襯底10。進而，為使該化合物半導體襯底10的表面IOa平坦化而進行磨削加 工或研磨加工。磨削時，可使用含有金剛石、3比』141203、0203、&02等作為硬質磨粒的砂輪；研 磨加工時，可使用含有金剛石、SiC、BN、Al203、Cr203、&O2等作為硬質磨粒的普通研磨劑。研 磨劑可根據機械作用/特性進行選擇。例如，為提高研磨速度，可使用高硬度且粒徑較大的 磨粒；為使表面粗糙度平滑或減少加工所產生的變質層，可使用低硬度且粒徑較小的磨粒。 另外，為縮短研磨時間且獲得平滑的表面，優選采用自粒度較大的磨粒變為較小的磨粒的 多階段研磨。繼而，對經過研磨加工的化合物半導體襯底10的表面IOa進行表面加工。作為該 表面加工處理，為降低粗糙度或除去加工變質層，進行CMP或者干式蝕刻。對于GaN等氮化 物的干式蝕刻，使用含氯氣體是有效的。采用含氯氣體時，可獲得較高的蝕刻速度，且表面 上可形成含有氯化物的表面層12。作為含氯氣體，例如可使用Cl2、HCl、CCl4、BCl3、SiCl4、 SiHCl3等。另外，通過調節氣體的種類、流量、腔室內的壓力、蝕刻功率，可以控制表面層12 的氯量，還可以控制表面層12的坑密度。化合物半導體襯底10的表面IOa的面取向，優選為纖鋅礦型結構的C面、A面 (11-20)、R面(10-12), M M (10-10)、(20-21)面、S 面(10-11)、(11-21)面、(11-22)面、 (11-24)面中的任意面。與C面的Ga面相比，C面的Ga面以外的面化學耐久性較低，因此 可有效地提高CMP的速度。化合物半導體襯底10具有纖鋅礦型結構時，在W001]方向(c軸方向)上具有極 性。此時，將c軸稱為極性軸。另外，將與該極性軸(c軸)垂直的面稱為極性面。即，極性 面定義為在與該面垂直的方向上極化的面。另外，將與極性軸平行的面稱為非極性面。另 外，將與極性軸斜交叉的面稱為半極性面。使用主面為非極性面(例如，M面、A面等)的 化合物半導體襯底10的LED、LD (激光二極管)等半導體器件，可獲得較高的發光效率，并 且即使在增加所施加的電流的電流密度時發光波長的藍移(即，向短波長側的遷移)也會 受到抑制。另外，在半導體器件的制作中，要使化合物半導體襯底10的主面IOa上生長出 結晶品質良好的外延層，以及要增加InGaN層中的In的摻入量時，其主面IOa優選為作為 半極性面的(20-21)面、S面、R面、(11-21)面、(11-22)面、(11-24)面。另外，從結晶品 質、In的摻入量的觀點考慮，相對于各個面取向可有15°以下的傾角。另外，制作LD時，由 于諧振器的端面優選為具有解理性的M面或者C面，因此優選使用具有與M面垂直的主面 (例如，A面、(11-21)面、(11-22)面等)或者與C面垂直的主面(例如，M面、A面等)的 化合物半導體襯底10。另外，從解理性的觀點考慮，相對于各個面取向可形成5°以下的傾 角。另外，作為表面加工，也可以利用軟質的磨粒進行研磨，從而進一步降低表面粗糙度及減少加工變質層。作為軟質磨粒，可以使用選自&02、Si02、Ce02、Mn02、Fe203、Fe304、Ni0、 Zn0、Co0、Co304、GeO2、Ga2O3、In2O3中的磨粒。為提高研磨的清洗性，磨粒的金屬元素優選離 子化傾向較高的金屬元素，離子化傾向高于H的金屬元素清洗除去效率高。另外，通過向研 磨液中添加表面活性劑，可抑制磨粒的殘留。為減少表面層12的金屬元素，在使用磨粒進 行研磨后，再使用不含磨粒的研磨液進行研磨是有效的。要除去SiO2時，在研磨后使用氫 氟酸進行清洗是有效的。為形成所需組成的表面層，上述表面處理中可使用不含磨粒的溶液。表面處理的 溶液的化學作用，可以通過PH值或氧化還原電位進行調節。通過使用HCl等含氯的酸來調 節PH值，可以控制表面層12的氯濃度。另外，通過使用氧化劑來提高氧化還原電位，可以 提高研磨速度，并且控制表面的氧濃度。此處，將pH值設為χ、氧化還原電位的值設為y (mV)時，在1彡χ彡6的酸性條件 下，優選-50Χ+1000 < y < _50x+1800，在8. 5彡χ彡14的堿性條件下，優選-50x+800 < y <-50x+1500。作為上述氧化劑，并無特別限定，從提高氧化還原電位的觀點考慮，優選使用次 氯酸，次氯酸鈉、次氯酸鈣等次氯酸鹽，三氯異氰脲酸等氯代異氰脲酸，二氯異氰脲酸鈉等 氯代異氰脲酸鹽，高錳酸鉀等高錳酸鹽，二鉻酸鉀等二鉻酸鹽，溴酸鉀等溴酸鹽，硫代硫酸 鈉等硫代硫酸鹽，過硫酸銨、過硫酸鉀等過硫酸鹽，硝酸，雙氧水，臭氧等。通過使用含氯氧 化劑，可在研磨后的襯底上形成含有氯化物的表面層12。作為含氯氧化劑，有次氯酸鈉、二 氯異氰脲酸鈉、三氯異氰脲酸等。通過控制表面處理溶液的粘度，可以控制表面層的氯濃度或氧濃度。表面處理液 的粘度優選為2mPa · s以上且30mPa · s以下，更優選為5mPa · s以上且IOmPa · s以下。溶 液的粘度低于2mPa · s時，表面層的氯濃度或氧濃度高于上述的期望值。溶液的粘度高于 30mPa · s時，表面層的氯濃度或氧濃度低于上述的期望值。另外，溶液的粘度，可以通過添 加乙二醇等高粘度的有機化合物或勃姆石(《一^卜)等無機化合物來進行調節。為了將化合物半導體襯底10的表面IOa蝕刻成平坦面，在含Si氣體或Si片的存 在下進行是很有效的，但當Si的比率較高時，會產生干式蝕刻后附著于襯底表面的Si量增 加的問題。因此，通過使用Sic、Si3N4, Si6_zAlz0zN8_z等含有Si元素以及選自由C、N和0組 成的組中的至少一種元素的化合物，可以將表面IOa蝕刻為平坦面，并且可以抑制Si的附 著。對于所蝕刻的襯底10，通過減小SiC的面積比率，可以減少表面IOa上殘留的Si。另 外，通過調節氣體流量、腔室內的壓力、蝕刻功率，可以減少殘留的Si，并且可以降低蝕刻速 度。另外，為獲得更加良好的表面層12，優選上述干式蝕刻為反應性離子蝕刻，其蝕 刻條件在將腔室內的壓力設為P(Pa)、氣體流量設為Q(Sccm)、腔室容積設為V(L)時，滿足 0. 05 ( PV/Q ( 3. 0的關系。PV/Q小于0. 05時，氧量減少，氯量增加，并且表面粗糙度增大。 另一方面，PV/Q大于3. 0時，氧量增加，氯量減少。如以上所述，本發明人新發現在進行研磨加工或表面加工時，在形成有含有氯化 物和氧化物的表面層12的化合物半導體襯底10上，化合物半導體襯底10與形成于其上的外延層之間的界面處的Si會減少，結果可降低界面處的電阻。另外，化合物半導體襯底10的襯底表面IOa與纖鋅礦型結構的上述晶面之一所形 成的角、即傾角優選為0.05°以上且15°以下，更優選為0.1°以上且10°以下。傾角越 大，則磨粒的除去效果越好。通過將傾角設定為0.05°以上，可減少外延層的缺陷；通過將 傾角設定為15°以下，化合物半導體襯底10上容易形成形態及結晶性良好的外延層。若傾 角超過15°，則外延層上容易形成階梯狀的階差。傾角越大，則磨粒的除去效果越好。通 過形成良好的外延膜，可使利用化合物半導體襯底10制作的半導體器件實現高效率、高功 率、長壽命。如上所述，通過在化合物半導體襯底10的表面IOa上形成形態及結晶性良好的外 延層，可獲得高特性的半導體器件。另外，通過設置上述傾角，可提高研磨速度，并且可抑制 襯底的位錯集中部被優先除去從而可抑制凹陷的產生，容易獲得平滑的表面。另外，關于表面層12的組成，可以通過TXRF分析(全反射熒光X射線分析)或 AES (俄歇電子能譜分析)對Si和Cl進行定量。該TXRF可對表面的1原子層進行高精度 的評價。對于0可通過AES或XPS來定量。該AES具有0. 的分辨率。化合物半導體襯 底10中的表面層12部分與其它部分的組成的差異，可通過利用SIMS (二次離子質譜分析) 對深度方向進行分析而作出評價。另外，對于外延生長層、界面、基底襯底的組成的差異，也 可通過SIMS進行評價。另外，如圖2所示，也可以是在化合物半導體襯底10的表面IOa上層疊有外延層 14的方式的化合物半導體襯底IOA0外延層14例如可以由III族氮化物GaN構成。對于 該化合物半導體襯底10A，實際上可降低半導體襯底10與形成于其上的外延層14之間的界 面處的電阻。化合物半導體襯底IOA包括由III族氮化物構成且表面含有以Cl換算為 200 X IO10個/cm2以上且12000 X IO10個/cm2以下的氯化物和以0換算為3. 0原子/cm2以 上且15. 0原子％以下的氧化物的化合物半導體襯底10、和外延生長于化合物半導體襯底 10的表面上的至少一層III族氮化物層，因此通過PL(光致發光)法發出的光的強度(PL 強度)較高。化合物半導體襯底IOA中，由III族氮化物(GaN)構成的基底襯底10與外延層 14的界面處的Cl原子的濃度優選為5 X IO15個/cm3以上且1 X IO18個/cm3以下，更優選為 IX IO16個/cm3以上且5X IO17個/cm3以下。化合物半導體襯底IOA中，由III族氮化物(GaN)構成的基底襯底10與外延層 14的界面處的0原子的濃度優選為5 X IO16個/cm3以上且1 X IO18個/cm3以下，更優選為 IX IO17個/cm3以上且5X IO17個/cm3以下。化合物半導體襯底IOA中，由III族氮化物(GaN)構成的基底襯底10與外延層 14的界面處的Si原子的濃度優選為1 X IO15個/cm3以上且5 X IO19個/cm3以下，更優選為 1 X IO15個/cm3以上且1 X IO19個/cm3以下。化合物半導體襯底IOA中，由III族氮化物(GaN)構成的基底襯底10與外延層14 的界面處的H原子的濃度優選為2X IO17個/cm3以上且1 X IO18個/cm3以下。由此可降低半導體襯底10與形成于其上的外延層14之間的界面處的電阻。作為化合物半導體襯底IOA的不同實施方式，也可采用如圖3所示的化合物半導體襯底10A。圖3的化合物半導體襯底IOA中，在η型GaN結晶襯底(化合物半導體襯底)10 的表面層12上，作為外延生長的至少一層III族氮化物層，依次設有作為η型半導體層的 厚度為Iym的η型GaN層14a和厚度為150nm的η型Ala ^aa9N層14b、發光層14c、以及 作為ρ型半導體層的厚度為20nm的ρ型Ala2Gaa8N層14d和厚度為150nm的ρ型GaN層 14e。此處，發光層具有由4層厚度為IOnm的由GaN層所形成的勢壘層與3層厚度為3nm 的由Gaa85Inai5N層所形成的阱層交替層疊而成的多量子阱結構。制造圖3所示的化合物半導體襯底IOA時，在化合物半導體襯底10的表面層12 上外延生長至少一層III族氮化物層，因此可獲得通過PL法發出的光的強度(PL強度) 較高的化合物半導體襯底10A。更具體而言，例如將η型GaN結晶襯底(化合物半導體襯 底)10配置于MOCVD裝置內，在該η型GaN結晶襯底10的表面層12上，通過MOCVD (有機 金屬化學氣相沉積)法依次外延生長η型GaN層14a、n型Altl. ^aa9N層14b、發光層14c、p 型 Ala2Gaa8N 層 14d 和 ρ 型 GaN 層 14e。另外，在上述化合物半導體襯底10、10A上，如圖4所示形成預定的電極32A、32B， 由此可以獲得半導體器件30。通過金屬蒸鍍等，將其中一個電極32A形成于外延層14上， 而將另一電極32B形成于半導體襯底10的背面12b上。電極32A、32B的形成可根據需要 進行適當變更，但至少形成于半導體襯底10和外延層14中的任意一個上。半導體器件30包括由III族氮化物構成、表面具有表面層12、并且具有形成于 表面層12上且由III族氮化物構成的外延層14的化合物半導體襯底10A，所述表面層12 中含有以Cl換算為200 X IO10個/cm2以上且12000 X IO10個/cm2以下的氯化物和以0換算 為3. 0原子％以上且15. 0原子％以下的氧化物；和形成于化合物半導體襯底IOA的上表面 IOc和下表面IOb上的電極，由此發光強度提高。作為半導體器件30的不同實施方式，也可以采用如圖5所示的半導體器件30。圖 5的半導體器件30中，在η型GaN結晶襯底(化合物半導體襯底)10的表面層12上，作為 外延生長的至少一層III族氮化物層，依次設有作為η型半導體層的厚度為1 μ m的η型 GaN層14a和厚度為150nm的η型AlaiGaa9N層14b、發光層14c、以及作為ρ型半導體層的 厚度為20nm的ρ型Ala2Gaa8N層14d和厚度為150nm的ρ型GaN層14e。此處，發光層具 有由4層厚度為IOnm的由GaN層所形成的勢壘層與3層厚度為3nm的由Gaa85Ina 15N層所 形成的阱層交替層疊而成的多量子阱結構。化合物半導體器件30中，作為形成于化合物半導體襯底IOA的最表層上表面IOc 以及化合物半導體襯底10的至少一個表面IOb上的電極，在最表層即ρ型GaN層14e上設 有第2電極(ρ側電極)32A，在化合物半導體襯底10的另一個主表面上設有第1電極(η側 電極)32Β。另外，包含LED (發光二極管，下同)的半導體器件30中，第2電極(ρ側電極)32Α 通過焊錫層34與導電體36Α接合，第1電極(η側電極)32Β通過接線38與導電體36Β接
I=I ο制造圖5所示的半導體器件30時，包括以下步驟在化合物半導體襯底10的表面 層12上外延生長至少一層III族氮化物層的步驟；和在III族氮化物層的最表層以及化合 物半導體襯底10的至少一個表面上形成電極的步驟。由此可以良好的成品率獲得半導體 器件30。更具體而言，例如將η型GaN結晶襯底10配置于MOCVD裝置內，在該η型GaN結晶襯底10的表面層12上，通過MOCVD (有機金屬化學氣相沉積)法依次外延生長η型GaN 層 14a、η 型 Ala Aaa9N 層 14b、發光層 14c、ρ 型 Ala2Gaa8N 層 14d 和 ρ 型 GaN 層 14e。繼而，在η型GaN結晶襯底10的另一個主表面IOb上形成直徑為100 μ m的η側 電極32Β作為第1電極。另一方面，在ρ型GaN層14e上形成ρ側電極32Α作為第2電極。 將上述層疊體制成400 μ m見方或2mm見方的芯片，從而得到LED (發光二極管)。然后，通過焊錫層34將上述ρ側電極32A與導電體36A相接合，通過接線38將上 述η側電極32Β與導電體36Β相接合，從而得到包含LED的半導體器件30。另外，也可以使用如圖6所示的化合物半導體襯底IOB來代替上述化合物半導體 襯底10、10A。III族氮化物結晶的生長過程中，為減小結晶內的位錯密度，有時會在基底襯 底上形成具有開口部的SiO2等的掩蔽層(ι ^々層)，并于其上小面(facet)生長III族 氮化物結晶(例如，日本特開2003-165799號公報、日本特開2003-183100號公報等)。該化合物半導體襯底IOB是具有由沿同一方向(圖6中的Y方向)直線形延伸的 低位錯密度區域18A和高位錯密度區域18B交替排列而成的條紋結構的GaN襯底。化合物 半導體襯底(以下，也稱為III族氮化物結晶)IOB中的高位錯密度區域和低位錯密度區域 可通過CL觀察(日立制作所制S-4300)等進行觀察。化合物半導體襯底IOB可按照如下所述的順序制作。首先，如圖7(a)所示，在預定的單晶襯底20上圖案化而形成條紋狀的掩蔽層22。 接著，如圖7(b)所示，在形成有上述掩蔽層22的單晶襯底20上，通過氣相生長法外延生長 GaN層24。作為氣相生長法，可采用HVPE法、MOCVD法、VOC法、MBE法、升華法等。如果使 GaN層24通過小面生長而進行厚膜生長，則掩蔽層22會被GaN層24所覆蓋，從而得到在與 掩蔽層22對應的部分形成有高位錯密度區域18B的GaN層24。該高位錯密度區域18B，是 GaN層24的結晶缺陷(穿透位錯)集中且與其它部分相比缺陷密度明顯增高的部分(條紋 芯，stripe core)。另外，高位錯密度區域18B不僅可以是上述的條紋結構，也可以是圖8所示的條紋 相互垂直的方形結構、或圖9所示的點規則排列而成的點狀結構。這樣的方形結構或點狀 結構，與條紋結構相同，可根據作為基底襯底的單晶襯底20上的掩蔽層22的圖案化形狀， 來控制高位錯密度區域18B的形狀。上述通過小面生長法而生長的III族氮化物結晶IOB中，低位錯密度區域的表面 為Ga原子表面，高位錯密度區域的表面為N原子表面。因此，與低位錯密度區域的表面相 比，高位錯密度區域的表面的化學研磨速度更快。因此，如果對包含高位錯密度區域與低位 錯密度區域的III族氮化物結晶IOB的表面進行CMP或無磨粒的研磨等化學研磨，則高位 錯密度區域的表面的凹陷程度會比低位錯密度區域的表面更大。III族氮化物結晶生長之后，對該結晶進行外周加工使其成形，得到III族氮化物 的塊體。繼而，利用線鋸或片鋸平行于襯底面(X-Y平面)對所得的塊體進行切割，并進行 磨削加工或研磨加工以使表面IOa平坦化，從而形成上述表面層12，由此得到圖6所示的化 合物半導體襯底10B。下面，參照圖10對化合物半導體襯底IOB的平坦面區域進行說明。化合物半導體襯底IOB的低位錯密度區域18A的平坦面區域的定義為，自低位錯 密度區域18A的表面的最高點Ptl或最高線Ltl向低位錯密度區域18A的外邊緣，以固定距離IOym為間隔設置點P1、點P2、…點Plri、點Pk(此處，k為正整數)時，存在滿足以下條件的 任意一點Pk的面區域經過點Plri與點Pk的直線，與在低位錯密度區域18A的表面的最高 點Ptl或最高線Ltl處與該表面(近似于平面的曲面)相切的標準平面Q所成的傾斜角θ小 于 0. 1°。這樣的平坦面區域，自低位錯密度區域18Α的表面的中心部向外邊緣部連續存 在。由于研磨時高位錯密度區域18Β易被除去，因此位于高位錯密度區域18Β附近的低位 錯密度區域18Α的外邊緣部優先于低位錯密度區域18Α的中心部而被除去，從而產生形狀 圓整(形狀夕' > )。因此，會產生上述傾斜角θ增大而達到0.1°以上的區域。另外，將低 位錯密度區域18Α的平坦面區域的面積S2與低位錯密度區域18Α的整個表面Sl的面積的 比例(百分比)定義為平坦面區域比率(單位％)。該平坦面區域比率( = S2/S1X100)優選為60%以上，更優選為80%以上。進一 步優選為90%以上。對該化合物半導體襯底IOB進行CMP及無磨粒研磨時，研磨墊的壓縮率優選為 1.5%以上且20%以下。若研磨墊的壓縮率小于1.5%，則表面層12的表面粗糙度RMS及 Ry會增大。若研磨墊的壓縮率大于20%，則表面的效果會降低，化合物半導體襯底IOB的 高位錯密度區域18B的表面的凹陷會增大，另外，低位錯密度區域18A的表面的平坦面區域 會減小。從上述觀點考慮，研磨步驟中使用的研磨墊的壓縮率更優選為3%以上且10%以 下。從上述觀點考慮，研磨墊優選由聚氨酯、聚酯、聚醚、聚碳酸酯等形成，具有麂皮、 無紡布、發泡體(foam)等形態。此處，本說明書中，研磨墊的壓縮率由下式定義，S卩，設對研磨墊施加初始負載W1I 分鐘后研磨墊的厚度為T1、載荷增加至W2I分鐘后研磨墊的厚度為T2時，壓縮率(%) = (T1-T2)/T2X 100。計算壓縮率時，初始載荷W1設為100g，載荷W2設為1600g。對于軟質的研磨墊，會更多地選擇性除去條紋芯，芯深度、芯周邊部的塌邊程度變 大。另外，襯底外周的形狀塌邊程度變大。另一方面，對于硬質的研磨墊，襯底的表面品質 會下降。CMP及無磨粒研磨的壓力優選為30g/cm2以上且800g/cm2以下，更優選為lOOg/cm2 以上且600g/cm2以下。壓力小時研磨速度在實際應用中不充分，壓力大時襯底的表面品質 會劣化。另外，低位錯密度區域18A的表面上的平坦面區域比率會降低。研磨液的化學作用可通過溶液的pH值或氧化劑來調節。pH值優選為1以上且6 以下、或8. 5以上且14以下，更優選為1. 5以上且4以下、或10以上且13以下。通過添加 氧化劑，可提高氧化還原電位，且可提高磨粒的除去效果。在堿性區域中，會更多地選擇性 除去條紋芯。氧化還原電位較高時，芯深度或平坦面區域比率會降低。調節pH值時，除了可使用鹽酸、硝酸、硫酸、磷酸等無機酸，甲酸、乙酸、檸檬酸、蘋 果酸、酒石酸、琥珀酸、鄰苯二甲酸、馬來酸、富馬酸等有機酸，Κ0Η、NaOH, ΝΗ40Η、有機堿、胺 等堿以外，也可以使用硫酸鹽、碳酸鹽、磷酸鹽等鹽。也可以通過添加氧化劑來控制PH值。通過在調節漿料的pH值時使用有機酸，與使用無機酸、無機鹽相比，在相同的pH 值下可提高雜質除去效果。有機酸中，優選二羧酸O元羧酸)。
實施例根據以下的實施例和比較例，進一步對本發明進行具體說明。(實施例1)(1-1) η型GaN結晶的表面的研磨將通過HVPE法生長的η型GaN結晶(摻雜劑Si)沿與(0001)面平行的面進行切 片，得到直徑50mmX厚度0. 5mm的η型GaN結晶襯底。利用蠟將該η型GaN結晶襯底(氮 化物結晶)的N原子面側的c面((000-1)面)粘貼到陶瓷制的結晶支架上。在研磨裝置 上設置直徑為380mm的平臺，一面自漿料供給口將分散有金剛石磨粒的漿料供給至平臺， 一面使平臺以其旋轉軸為中心旋轉，并且一面通過在結晶支架上設置重物將η型GaN結晶 襯底壓向平臺，一面使η型GaN結晶襯底以結晶支架的旋轉軸為中心旋轉，由此對η型CaN 結晶的表面(( 原子面側的c面、(0001面)進行研磨。此處，作為平臺，使用銅平臺或錫平臺。準備磨粒粒徑為9μπι、3μπι、2μπι的3種 金剛石磨粒，隨著研磨的進行，階段性地減小磨粒粒徑。研磨壓力設為9. 8kPa(100gf/cm2) 以上且49kPa(500gf/cm2)以下，η型GaN結晶襯底(氮化物結晶1)和平臺的轉速均設為30 次/分鐘以上且100次/分鐘以下。通過所述研磨，使η型GaN結晶襯底的表面成為鏡面。(1-2) η型GaN結晶的表面的CMP如圖11所示，在設置于研磨裝置40上的直徑為380mm的平臺41上設置研磨墊 42，一面自漿料液供給口 43將分散有磨粒的漿料44供給至研磨墊42，一面使研磨墊42以 旋轉軸Rl為中心旋轉，并且一面通過在結晶支架45上設置重物46將η型GaN結晶襯底10 壓向研磨墊42，一面使η型GaN結晶襯底10以結晶支架45的旋轉軸R2為中心旋轉，由此 對η型GaN結晶10的表面(Ga原子面側的c面、(0001)面)進行CMP。此處，作為漿料，通過以下方法制備將粒徑為2μπι的Al2O3(莫氏硬度為9)粒子 作為磨粒分散于水中使Al2O3含量為5質量％，并添加二氯異氰脲酸鈉(以下稱為DCIA-Na) 作為氧化劑、添加HNO3作為ρΗ調節劑，將ρΗ值調節為1以上且4. 5以下，將氧化還原電位 調節為IOOOmV以上且1500mV以下。另外，作為研磨墊使用聚氨酯的麂皮墊(NITTAHAAS株 式會社制造的Supreme RN-R)，作為平臺使用不銹鋼平臺。研磨壓力設為9. 8kPa(IOOgf/ cm2)以上且78kPa (800gf/cm2)以下，η型GaN結晶襯底和研磨墊的轉速均設為30次/分鐘 以上且120次/分鐘以下。η型GaN結晶襯底的表面粗糙度Ry和表面粗糙度RMS的評價，通過在η型GaN結 晶襯底表面的ΙΟμπιΧΙΟμπι的范圍內進行AFM(原子力顯微鏡)觀察來進行。另外，表面 層的氧量的評價通過AES來進行，氯量的評價通過TXRF來進行。(l-3)r!型GaN結晶的表面的無磨粒研磨使用與上述CMP相同的研磨裝置，利用不含磨粒的溶液進行無磨粒研磨。研磨液 通過如下方法制備添加三氯異氰脲酸(以下稱為TCIA)作為氧化劑、添加HCl作為ρΗ調 節劑，將PH值調節為1以上且2. 5以下，將氧化還原電位調節為1200mV以上且1500mV以 下。研磨液中，通過添加乙二醇將粘度調節為2mPa · s以上且IOmPa · s以下。作為研磨墊 使用無紡布墊(壓縮率為3.0%)，作為平臺使用經過表面處理的鋁平臺。研磨壓力設為 39kPa(400gf/cm2)以上且78kPa (800gf/cm2)以下，η型GaN結晶襯底和研磨墊的轉速均設 為80次/分鐘以上且100次/分鐘以下。
(1-4)包含η型GaN結晶襯底的半導體器件的制作將上述進行CMP后的η型GaN結晶襯底配置于MOCVD裝置內，在該η型GaN結晶 襯底的一個主面(進行過CMP的(0001)面)側，通過MOCVD法，依次形成作為η型半導體 層的厚度為Iym的η型GaN層(摻雜劑Si)和厚度為150nm的η型Ala A^19N層(摻雜 劑Si)、發光層、作為ρ型半導體層的厚度為20nm的ρ型(摻雜劑=Mg)和厚 度為150nm的ρ型GaN層(摻雜劑Mg)，從而得到包含外延生長層的化合物半導體襯底。 此處，發光層具有由4層厚度為IOnm的由GaN層所形成的勢壘層與3層厚度為3nm的由 G^).85I%15N層所形成的阱層交替層疊而成的多量子阱結構。對外延生長層的表面粗糙度、 PL強度進行評價。PL強度評價是使用波長為325nm的He-Cd激光作為激發光源，對波長 460nm下的強度進行評價。另外，對于基底襯底與外延生長層的界面的組成，進行SIMS分 析。繼而，在η型GaN結晶襯底的另一個主面((000-1)面)側形成由厚度200nm的Ti 層、厚度IOOOnm的Al層、厚度200nm的Ti層和厚度2000nm的Au層構成的層疊結構作為第 1電極，并在氮氣氛圍中加熱，由此形成直徑為IOOym的η側電極。另一方面，在ρ型GaN 層上形成由厚度4nm的M層和厚度4nm的Au層構成的層疊結構作為第2電極，并在惰性 氣體氛圍中加熱，由此形成P側電極。將上述半導體襯底制成400 μ m見方、2mm見方的芯 片后，利用由AuSn形成的焊錫層使上述ρ側電極與導電體相接合。進而，利用接線使上述 η側電極與導電體相接合，從而得到具有作為LED的結構的半導體器件。使用積分球，在通入電流為20mA、40mA、4A的條件下測定所得到的LED的光輸出。 發光器件的光輸出通過如下方法進行測定。向載置于積分球內的發光器件通入預定的電 流，利用接收由該發光器件匯聚的光的檢測器進行測定。作為各個半導體襯底所對應的發 光器件，分別制作400 μ m見方和2mm見方的兩種芯片尺寸的器件，根據各自的芯片尺寸通 入20mA、40mA和4A的電流。結果如圖13的表所示。圖13的表所示的試樣1 13中，氧量在3. 0原子％以上且15. 0原子％以下的范 圍內、氯量在200X101Q個/cm2以上且12000X 101°個/cm2以下的范圍內的試樣3 11得 到了良好的器件特性(光輸出)。另一方面，試樣1、2由于氧量、氯量中的任何一者較少因 而光輸出下降；試樣12、13由于氧量、氯量中的任何一者較多因而光輸出下降。尤其是當通 入電流較大時，光輸出的下降明顯。SIMS分析的結果為試樣2中，Cl原子的濃度為2X IO15個/cm3，0原子的濃度為 2 X IO16個/cm3，Si原子的濃度為1 X IO20個/cm3，H原子的濃度為1 X IO17個/cm3。試樣3中， Cl原子的濃度為5 X IO15個/cm3，0原子的濃度為5 X IO"5個/cm3，Si原子的濃度為5 X IO19 個/cm3，H原子的濃度為2X IO17個/cm3。試樣6中，Cl原子的濃度為IX IO17個/cm3，0原 子的濃度為2 X IO17個/cm3，Si原子的濃度為5 X IO17個/cm3，H原子的濃度為5 X IO17個/ cm3。試樣9中，Cl原子的濃度為IX IOw個/cm3，0原子的濃度為IX IOw個/cm3，Si原子 的濃度為1 X IO19個/cm3，H原子的濃度為1 X IO18個/cm3。試樣13中，Cl原子的濃度為 1 X IO19個/cm3，0原子的濃度為IX IO19個/cm3，Si原子的濃度為1 X IO^1個/cm3，H原子的 濃度為5 X IOw個/cm3。界面的組成在良好范圍內的試樣3、試樣6、試樣9，得到良好的器件特性。界面的 組成不在良好范圍內的試樣2、試樣13，光輸出降低。
(實施例2)圖14的表所示的試樣14 19，使用通過助熔劑法(7，^夕^法)生長的η型 GaN結晶。與實施例1同樣地進行切片和研磨。通過選擇CMP中Al2O3磨粒的粒徑，并在后 續步驟中使用SiO2磨粒進行CMP，可以控制表面粗糙度、劃痕密度。關于Al2O3磨粒的粒徑， 試樣15中為0.5 μ m，試樣16中為1 μ m，試樣17中為2 μ m，試樣18中為4 μ m，試樣19中 為5 μ m。對于試樣14，在利用粒徑為1 μ m的Al2O3磨粒進行CMP之后，再利用粒徑為50nm 的膠體二氧化硅進行CMP。二氧化硅的含量為10重量％。無磨粒研磨與實施例1同樣地進 行。表面層的組成在適當的范圍內且表面粗糙度在良好范圍內的試樣14 17，得到良好的 器件特性。表面粗糙度較大的試樣18、19，外延層的表面粗糙度增大，PL強度降低。另外， LED的光輸出降低。劃痕密度在良好范圍內的試樣14 16，得到良好的器件特性。劃痕密 度較高的試樣17 19，外延層的表面粗糙度增大，PL強度降低。因此，LED的光輸出降低。(實施例3)圖15的表所示的試樣20 23，是通過HVPE法生長含有5%的Al的AWaN襯底， 進行CMP后，利用干式蝕刻(DE)實施表面處理。CMP與試樣14同樣地進行。如圖12所示， 作為DE裝置50，使用在真空腔室51內具有平行平板型電極52A、52B的RIE (反應性離子蝕 刻)裝置。真空腔室51的容積為20L。襯底支撐臺53的材質為SiC。蝕刻氣體使用Cl2, 流量為30SCCm。在壓力為4. OPa的環境下，以50W以上且200W以下的功率進行干式蝕刻 (PV/Q = 2. 67)。表面層的組成在適當范圍內且坑密度良好的試樣20 22，得到良好的器 件特性。坑密度較大的試樣23，外延層的表面粗糙度增大，PL強度降低。因此，LED的光輸 出降低。(實施例4)圖16的表所示的試樣M 27，使用通過升華法生長的AlN襯底。與試樣14同 樣地進行CMP，CMP后通過干式蝕刻進行表面處理。裝置使用與試樣20中結構相同的裝置。 蝕刻氣體使用BCl3,流量為50sccm。在壓力為3. OPa的環境下，以50W以上且150W以下的 功率進行干式蝕刻(PV/Q = 1. 2)。表面層的組成在適當的范圍內且加工變質層的厚度良好 的試樣M 沈，得到良好的器件特性。加工變質層的厚度較大的試樣27，外延層的表面粗 糙度增大，PL強度降低。因此，LED的光輸出降低。(實施例5)圖17的表所示的試樣28 31，使用以M面為主面的η型GaN結晶(摻雜劑0) 作為底部襯底，通過HVPE法生長以M面為主面的η型GaN結晶(摻雜劑0)。自結晶的主 面向(0001)面的方向傾斜15°而進行切片，得到與M面具有15°傾角的η型GaN結晶襯 底(自C面向M面方向傾斜75° )。尺寸為直徑50mmX厚度0. 5mm。對于該襯底，利用 Cr2O3磨粒進行CMP之后，再利用S^2磨粒進行CMP。Cr2O3磨粒的粒徑為1 μ m，磨粒的濃度 為10%。SiO2磨粒的粒徑為lOOnm，磨粒的濃度為15%。任何一種漿料中均添加H2O2作為 氧化劑、添加HCl作為pH調節劑，將pH值調節為1以上且2以下，將氧化還原電位調節為 950mV以上且1050mV以下。無磨粒研磨使用與實施例1中相同的裝置和溶液。研磨墊采用 硬質聚氨酯制(壓縮率為1.5% )的研磨墊。研磨條件與實施例1中相同。表面層的組成 在適當的范圍內且潛劃痕密度良好的試樣觀 30，得到良好的器件特性。潛劃痕密度較大 的試樣31，外延層的表面粗糙度增大，PL強度降低。因此，LED的光輸出降低。
(實施例6)圖18的表所示的試樣32 35，使用具有高位錯密度區域與低位錯密度區域呈直 線形交替排列的條紋結構的GaN襯底，利用^O2磨粒進行CMP之后，再使用!^e2O3磨粒進行 CMP。磨粒的粒徑為500nm，磨粒濃度為10%。！^e2O3磨粒的粒徑為500nm，磨粒的濃度 為5%。任何一種漿料中均添加次氯酸鈉作為氧化劑、添加蘋果酸作為pH調節劑，將pH值 調節為2以上且3以下，將氧化還原電位調節為1300mV以上且1400mV以下。無磨粒研磨 使用與實施例1中相同的裝置和溶液。研磨墊采用麂皮墊(壓縮率12% )。研磨裝置使用 與實施例1中相同的裝置。研磨壓力為15kPa(150gf/Cm2)以上且88kPa (900gf/cm2)以下， η型GaN結晶襯底和研磨墊的轉速均為40次/分鐘以上且80次/分鐘以下。表面層的組 成在適當的范圍內且平坦面區域比率良好的試樣33 35，得到良好的器件特性和成品率。 平坦面區域比率較小的試樣32，LED的光輸出降低。另外成品率降低。(實施例7)圖19的表所示的試樣36 47，是對于進行過與試樣15相同的CMP處理的襯底， 使用ICP-RIE裝置對GaN襯底的表面實施干式蝕刻處理。蝕刻氣體使用Cl2。所使用的設 備的處理室的容積V、干式蝕刻的壓力P、氣體流量Q、算出的PV/Q、偏壓功率、天線功率和襯 底支撐臺的材質如表中所示。PV/Q的值適當且襯底支撐臺使用含Si化合物SiC、Si3N4的 試樣36、37，可形成良好的表面層。支撐臺的材質為Si的試樣38，存在表面層的Si量增多 的問題。支撐臺的材質不含Si而為Al2O3的試樣39，存在表面層的粗糙度增大的問題。試 樣38、39的LED的光輸出均降低。襯底支撐臺使用SiC或Si3N4且PV/Q適當的試樣41 46，得到良好的表面層。當 使用具有良好表面層的化合物半導體襯底時，得到良好的器件特性。襯底支撐臺使用SiC 且PV/Q較小的試樣40，存在表面層的氧量減少而氯量增加的問題。表面層的粗糙度也增 大。襯底支撐臺使用Si3N4且PV/Q較大的試樣47，存在表面層的氧量增加而氯量減少的問 題。試樣30、47的LED的光輸出均降低。(實施例8)圖20的表所示的試樣48 58，是通過HVPE法生長具有高位錯密度區域與低位錯 密度區域交替排列、并且高位錯密度區域與低位錯密度區域沿垂直方向交替排列的方形結 構的η型GaN襯底(摻雜劑Si)。利用粒徑為2 μ m的金剛石磨粒與錫平臺進行研磨之后， 使用表中所示的不含磨粒的溶液，對試樣48 56的襯底進行研磨。另外，對于試樣57、58 實施超聲波清洗。溶液的粘度均為IOmPa · S。溶液的pH值和氧化還原電位均在適當范圍 內的試樣49 52和試樣M 58，得到具有良好組成的表面層。溶液的pH值小于1的試 樣48，表面的氧量、氯量增加。并且，表面粗糙度增大。pH值大于6的試樣53，表面的氧量、 氯量減少。(實施例9)圖21的表所示的試樣59 67，是通過HVPE法生長具有包含規則排列成點狀的 高位錯密度區域的點狀結構的η型GaN襯底(摻雜劑0)。使用粒徑為3 μ m的金剛石磨 粒和錫-2%鉍合金平臺對GaN襯底進行研磨之后，使用表中所示的不含磨粒的溶液，對試 樣59 64的襯底進行研磨。另外，對于試樣65 67實施超聲波清洗。溶液的粘度均為 20mPa*s。溶液的pH值、氧化還原電位在適當范圍內的試樣60 63，得到具有良好組成的表面層。溶液的PH值小于8. 5的試樣59，表面的氧量和氯量降低。溶液的氧化還原電位較 高的試樣64，表面的氧量和氯量增加。另外平坦面區域比率降低。(實施例10)圖22的表所示的試樣68 81，是通過IIVPE法生長具有高位錯密度區域與低位 錯密度區域呈直線形交替排列的條紋結構的η型AlGaN襯底。利用SiC磨粒和無紡布墊進 行拋光后，再使用表中所示的不含磨粒的溶液、研磨墊和條件對襯底的表面進行研磨。溶液 的粘度均為30mPa *s。溶液的pH值和氧化還原電位均處于適當的范圍內，因而得到具有良 好組成的表面層。研磨墊的壓縮率、壓力在適當范圍內的試樣69 73和試樣76 80，得 到良好的表面粗糙度和平坦面區域比率。研磨墊的壓縮率較低的試樣70，表面粗糙度增大。 研磨墊的壓縮率較高的試樣74，平坦面區域比率降低。壓力較低的試樣75，因磨粒SiC的 殘留導致Si量增多。壓力較高的試樣81，表面粗糙度增大且平坦面區域比率降低。(實施例11)將通過HVPE法生長的η型GaN結晶(摻雜劑0)沿與(0001)面平行的面進行切 片，得到直徑IOOmmX厚度0. 8mm的η型GaN結晶襯底。使用與試樣15相同的方法進行研 磨和CMP處理。之后，使用具有圖23的表所示粘度的研磨液，進行無磨粒研磨。研磨液的 粘度通過勃姆石的添加量來調節。向研磨液中添加TCIA作為氧化劑、添加蘋果酸作為pH 調節劑，將PH值調節為2，將氧化還原電位調節為1400mV。研磨液的粘度在適當的范圍內 的試樣83 87，得到具有良好組成的表面層。研磨液的粘度低于2mPa 的試樣82，表面 的氧量和氯量增加。另外，表面粗糙度增大。溶液的粘度高于30mPa· s的試樣88，表面的 氧量和氯量減少。本發明并不限定于上述實施方式，可進行各種變形。例如，半導體襯底和外延層只 要由III族氮化物半導體構成，則并不限定于GaN或A1N，也可以為其它半導體材料。
權利要求
1.一種化合物半導體襯底，其由III族氮化物構成且表面具有表面層，該表面層中含 有以Cl換算為200X IOltl個/cm2以上且12000X IOltl個/cm2以下的氯化物和以0換算為 3.0原子％以上且15.0原子％以下的氧化物。
2.如權利要求1所述的化合物半導體襯底，其中，在所述表面層中含有以Cl換算為 300X IO10個/cm2以上且8000X IOiq個/cm2以下的所述氯化物。
3.如權利要求1所述的化合物半導體襯底，其中，在所述表面層中含有以0換算為5.0 原子％以上且12. 0原子％以下的所述氧化物。
4.如權利要求1至3中任一項所述的化合物半導體襯底，其中，所述表面層的表面粗糙 度(RMS)為3nm以下。
5.如權利要求1至3中任一項所述的化合物半導體襯底，其中，所述表面層的表面粗糙 度(RMS)為Inm以下。
6.如權利要求1至5中任一項所述的化合物半導體襯底，其中，距離表面的深度為 IOnm以上且IOOnm以下的劃痕的密度為2條/cm以下。
7.如權利要求1至6中任一項所述的化合物半導體襯底，其中，距離表面的深度為2nm 以上且20nm以下、直徑為0. 2 μ m以上且5 μ m以下的加工坑的密度為50X IO5個/cm2以 下。
8.如權利要求1至7中任一項所述的化合物半導體襯底，其中，表面上除寬度為5mm的 外周部以外的中央部的圓形區域中的劃痕的最大深度為IOOnm以下。
9.如權利要求1至8中任一項所述的化合物半導體襯底，其中，表面的潛劃痕密度為 40條/cm以下。
10.如權利要求1至9中任一項所述的化合物半導體襯底，其中，在表面上具有加工變 質層，且所述加工變質層的厚度為20nm以下。
11.如權利要求1至10中任一項所述的化合物半導體襯底，其具有低位錯密度區域和 高位錯密度區域交替排列的結構。
12.如權利要求11所述的化合物半導體襯底，其中，表面的平坦面區域比率為60%以上。
13.如權利要求1至12中任一項所述的化合物半導體襯底，其中，還具有形成于所述表 面層上且由III族氮化物構成的外延層。
14.一種化合物半導體襯底的制造方法，其中，在由III族氮化物構成的化合物半 導體襯底的表面上形成表面層，該表面層中含有以Cl換算為200X IOki個/cm2以上且 12000 X IO10個/cm2以下的氯化物和以0換算為3. 0原子％以上且15. 0原子％以下的氧化 物。
15.如權利要求14所述的化合物半導體襯底的制造方法，其中，所述表面層的表面粗 糙度(RMS)為3nm以下。
16.如權利要求14或15所述的化合物半導體襯底的制造方法，其中，在存在含有Si元 素與選自由C、N和0組成的組中的至少一種元素的化合物的腔室內，使用含氯氣體對所述 化合物半導體襯底的表面進行干式蝕刻而形成所述表面層。
17.如權利要求16所述的化合物半導體襯底的制造方法，其中，所述干式蝕刻為反應性離子蝕刻，在將所述腔室內的壓力設為P、氣體流量設為Q、腔室容積設為V時，其蝕刻條件滿足下 式的關系.0. 05 彡 PV/Q 彡 3. 0，式中，P的單位為Pa，Q的單位為sccm，V的單位為L。
18.如權利要求14或15所述的化合物半導體襯底的制造方法，其中，使用粘度為2mPa · s以上且30mPa · s以下的、含有含氯化合物的溶液，對表面經過研 磨的所述化合物半導體襯底進行表面處理，從而形成所述表面層，所述含有含氯化合物的溶液在將PH值設為χ、氧化還原電位的值設為y時，滿足下述二 式的關系-50X+1000 < y < -50X+1800 (1 彡 χ 彡 6)…(1)-50Χ+800 < y < -50X+1500 (8. 5 彡 χ 彡 14)…(2)，式中，y的單位為mV。
19.如權利要求18所述的化合物半導體襯底的制造方法，其中，所述含有含氯化合物 的溶液是僅由H、C、0、N和Cl中的任意元素構成的化合物與純水的溶液，所述表面處理是 使用壓縮率為1. 5%以上且20%以下的研磨墊、以30g/cm2以上且800g/cm2以下的壓力進 行研磨。
20.如權利要求14至19中任一項所述的化合物半導體襯底的制造方法，其中，在所述 表面層上形成由III族氮化物構成的外延層。
21.一種半導體器件，其包括由III族氮化物構成且表面具有表面層的化合物半導體襯底，該表面層中含有以Cl換 算為200 X IO10個/cm2以上且12000 X IO10個/cm2以下的氯化物、和以0換算為3. 0原子% 以上且15.0原子％以下的氧化物，且該化合物半導體襯底具有形成于所述表面層上且由 III族氮化物構成的外延層；和形成于所述化合物半導體襯底的上表面和下表面中至少一個面上的電極。
22.—種半導體器件的制造方法，用于制造包含由III族氮化物構成的化合物半導體 襯底的半導體器件，所述制造方法包括以下步驟在表面具有表面層的所述化合物半導體襯底的所述表面層上形成由III族氮化物構 成的外延層的步驟，該表面層中含有以Cl換算為200X IOki個/cm2以上且12000X IOiq個 /cm2以下的氯化物和以0換算為3. 0原子％以上且15. 0原子％以下的氧化物；和 在所述化合物半導體襯底的上表面和下表面中至少一個面上形成電極的步驟。
23.一種化合物半導體襯底，其中，在由III族氮化物構成的基底襯底與外延層的界面 處的Cl原子濃度為5 X IO15個/cm3以上且IX IO18個/cm3以下。
24.一種化合物半導體襯底，其中，在由III族氮化物構成的基底襯底與外延層的界面 處的0原子濃度為5 X IO16個/cm3以上且IX IO18個/cm3以下。
25.一種化合物半導體襯底，其中，在由III族氮化物構成的基底襯底與外延層的界面 處的Si原子濃度為IX IO15個/cm3以上且5 X IO19個/cm3以下。
26.一種半導體器件，其包括權利要求23至25中任一項所述的化合物半導體襯底；和形成于所述化合物半導體襯底的上表面和下表面中至少一個面上的電極。
全文摘要
本發明的化合物半導體襯底(10)由Ⅲ族氮化物構成且表面具有表面層(12)，該表面層(12)含有以Cl換算為200×1010個/cm2以上且12000×1010個/cm2以下的氯化物、和以O換算為3.0原子％以上且15.0原子％以下的氧化物。本發明人經過深入研究，結果新發現當化合物半導體襯底(10)的表面的表面層(12)含有以Cl換算為200×1010個/cm2以上且12000×1010個/cm2以下的氯化物和以O換算為3.0原子％以上且15.0原子％以下的氧化物時，化合物半導體襯底(10)與形成于其上的外延層(14)之間的界面處的Si減少，結果界面處的電阻降低。
文檔編號C30B29/38GK102112666SQ20098013008
公開日2011年6月29日 申請日期2009年1月26日 優先權日2009年1月19日
發明者中西文毅, 石橋惠二 申請人:住友電氣工業株式會社