專利名稱：電極構造和基板處理裝置的制作方法
技術領域：
本發明涉及電極構造和基板處理裝置，特別是涉及在基板處理裝 置的處理室內配置且連接直流電源的電極構造。
背景技術：
對作為基板的晶片實施等離子體處理的基板處理裝置包括收容 晶片的處理室、配置在該處理室內用于載置晶片的載置臺、和向處理 室內的處理空間供給處理氣體的噴淋頭。在該基板處理裝置中，在載 置臺上連接有高頻電源，載置臺向處理空間施加高頻電力，使供給到 處理空間的處理氣體被高頻電力激勵而成為等離子體(陽離子、電子)。
由于處理空間中的等離子體分布對晶片的等離子體處理的結果有 很大的影響，因此，優選主動對等離子體分布進行控制，與之相對應 地，為了控制等離子體分布，特別是電子密度分布，向噴淋頭施加直 流電壓。
在對噴淋頭施加直流電壓的情況下，作為噴淋頭的結構部件的、 向處理空間露出的圓板狀的頂部電極板與直流電源連接。在此，當向 噴淋頭施加負的直流電壓時，該噴淋頭僅吸引等離子體中的陽離子。 因為直流電壓與高頻電壓不同，其電位不隨時間變化，因此陽離子持 續地被吸引到噴淋頭。而被吸引到噴淋頭的陽離子從該噴淋頭的構成 原子中發射二次電子。其結果，在與處理空間的噴淋頭相對的部分電 子密度上升(例如，參照專利文獻l)。
專利文獻1:日本專利特開第2006—270019號公報 然而，電子密度分布存在受到處理室的形狀等的影響而在處理空 間中變得不均勻的情況，但是在頂部電極板由一塊導電板構成的情況 下，由于即使對頂部電極板施加直流電壓也只是與噴淋頭相對的處理 空間中的全部部分的電子密度上升，所以不能夠消除電子密度分布的 不均勻。其結果，在處理空間中與晶片的周緣部相對置的部分，電子密度降低，在蝕刻處理的情況下，存在晶片的周緣部的蝕刻速率與晶 片的中心部相比有所下降的問題。
發明內容
本發明的目的在于，提供一種在處理空間中與基板的周緣部相對 置的部分能夠充分地使電子密度上升的電極構造和基板處理裝置。
為了實現上述目的，本發明的第一方面的電極構造，其配置在對 基板實施等離子體處理的基板處理裝置所具備的處理室內，在該處理 室內與載置在載置臺上的上述基板相對置，其特征在于該電極構造 包括與上述基板的中心部相對置的內側電極和與上述基板的周緣部相 對置的外側電極，上述內側電極與第一直流電源連接，并且上述外側 電極與第二直流電源連接，上述外側電極具有與上述基板平行的第一
面和相對于該第一面傾斜的第二面。
本發明的第二方面的電極構造的特征在于在第一方面的電極構 造中，上述第一面和上述第二面指向上述基板的周緣部。
為了實現上述目的，本發明的第三方面的基板處理裝置，其對基 板實施等離子體處理，其特征在于，包括收容上述基板的處理室； 配置在該處理室內的、用于載置上述基板的載置臺；和配置在上述處 理室內，并且與載置在上述載置臺上的上述基板相對置的電極構造， 上述電極構造包括與上述基板的中心部相對置的內側電極和與上述基 板的周緣部相對置的外側電極，上述內側電極與第一直流電源連接， 并且上述外側電極與第二直流電源連接，上述外側電極具有與上述基 板平行的第一面和相對于該第一面傾斜的第二面。
根據本發明第一方面的電極構造和第三方面的基板處理裝置，與 基板的周緣部相對置的外側電極連接第二直流電源從而被施加直流電 壓。當外側電極被施加直流電壓時，該外側電極吸引等離子體中的陽 離子發射出二次電子。其結果，能夠使處理空間中與基板的周緣部相 對置的部分的電子密度上升。此外，連接第二直流電源的外側電極具 有與基板平行的第一面和相對于該第一面傾斜的第二面，從第一面和 第二面發射出二次電子。因為第二面相對于第一面傾斜，所以在處理 空間中與基板的周緣部相對置的部分，從第二面發射出的二次電子與從第一面發射出的二次電子重疊。其結果，能夠在處理空間中與基板 的周緣部相對置的部分使電子密度充分上升。
根據本發明第二方面的電極構造，因為第一面和第二面指向基板 的周緣部，所以從第一面發射出的二次電子和從第二面發射出的二次 電子在基板的周緣部的正上方重疊。其結果，能夠在基板的周緣部的 正上方使電子密度可靠且充分地上升。
圖1是簡要地表示本發明的實施方式的基板處理裝置的結構的截 面圖。
圖2是簡要地表示圖1中的上部電極的外側電極附近的結構的放 大截面圖。
圖3是表示外側電極的外側電極表面積與晶片的周緣部的蝕刻速 率的關系的圖表。
圖4是表示向外側電極施加的直流電壓的值增加時的蝕刻速率上 升率的圖表。
圖5是表示本發明的實施例1和比較例1、 2中的外側電極表面積 與晶片的周緣部的蝕刻速率的關系的圖表。 標號說明 W晶片
10基板處理裝置
11處理室
12基座
31上部電極
34內側電極
35外側電極
35a第1 二次電子發射面 35b第2二次電子發射面 37第一直流電源 38第二直流電源
具體實施例方式
以下，參照附圖對本發明的實施方式進行說明。
圖1是簡要地表示本實施方式的基板處理裝置的結構的截面圖，
圖2是簡要地表示圖1中的上部電極的外側電極附近的結構的放大截 面圖。該基板處理裝置構成為使用等離子體對作為基板的半導體晶片 實施RIE (Reactive Ion Etching:活性離子蝕刻)。
在圖1和圖2中，基板處理裝置10包括圓筒形狀的處理室ll; 和配置在該處理室11內的、用于載置例如直徑為300mm的半導體晶 片(以下簡單稱為"晶片")W的作為載置臺的圓柱狀的基座12。
在基板處理裝置10中，由處理室11的內側壁和基座12的側面， 形成起到作為將后述的處理空間S的氣體排出到處理室11外的流路的 作用的排氣流路13。在該排氣流路13的中途配置有排氣板(排氣環) 14。
排氣板14是具有多個貫通孔的板狀部件，起到將處理室11劃分 為上部和下部的劃分板的作用。在由排氣板14劃分的處理室11的上 部(以下稱為"反應室")15如后文所述產生等離子體。此外，在處理 室11的下部(以下稱為"排氣室(歧管、總管(manifold))") 16連接 有將處理室ll內的氣體排出的排氣管17、 18。排氣板14捕捉或者反 射在反應室15內產生的等離子體，防止其向歧管16泄漏。
排氣管17上連接有TMP (Turbo Molecular Pump:渦輪分子泵) (未圖示)，排氣管18上連接有DP (DryPump:干式泵)(未圖示)， 這些泵對處理室11內進行抽真空以實施減壓。具體而言，DP將處理 室11內從大氣壓減壓至中等真空狀態(例如，1.3X10Pa (O.lTorr)以 下)，TMP與DP協作將處理室11內減壓至比中等真空狀態更低壓力 的高真空狀態(例如，1.3X10—3Pa (1.0X10—5Torr)以下)。其中，處 理室ll內的壓力由APC閥(未圖示)進行控制。
在處理室11內的基座12上，分別通過第一匹配器21和第二匹配 器22連接第一高頻電源19和第二高頻電源20。第一高頻電源19施加 比較高的頻率，例如向基座12施加60MHz的高頻電力，第二高頻電 源20施加比較低的頻率，例如向基座12施加2MHz的高頻電力。由 此，基座12起到作為向該基座12與后述的噴淋頭30之間的處理空間s施加高頻電力的下部電極的作用。
此外，在基座12上配置有在內部具有靜電電極板23的圓板狀的 由絕緣性材料構成的靜電卡盤24。在基座12上載置晶片W時，該晶 片W被配置在靜電卡盤24上。該靜電卡盤24中，在靜電電極板23 上電連接有直流電源25。在靜電電極板23上施加正的直流電壓時，在 晶片W的靜電卡盤24—側的面(以下稱為"背面")上產生負電壓， 在靜電電極板23和晶片W的背面之間產生電位差，由該電位差引起 的庫侖力或者約翰遜，拉別克力，使晶片W被吸附保持在靜電卡盤24 上。
此外，在基座12上，以包圍被吸附保持的晶片W的方式，載置 有圓環狀的聚焦環26。聚焦環26由導電性部件例如硅構成，使等離子 體向晶片W的表面收聚，提高RIE處理效率。
此外，在基座12的內部，設置有例如在圓周方向延伸的環狀的冷 卻介質室27。從冷卻單元(未圖示)通過冷卻介質用配管28向該冷卻 介質室27循環供給例如冷卻水、GALDEN (注冊商標)液。由該低溫 的冷卻介質冷卻的基座12隔著靜電卡盤24冷卻晶片W和聚焦環26。
靜電卡盤24的上面的吸附保持晶片W的部分(以下稱為"吸附 面")開口有多個傳熱氣體供給孔29。這多個傳熱氣體供給孔29將作 為傳熱氣體的氦氣(He)通過傳熱氣體供給孔29供給吸附面與晶片W 的背面的間隙。被供給到吸附面與晶片W的背面的間隙的氦氣將晶片 W的熱有效地傳遞到靜電卡盤24。
在處理室11的頂部配置有噴淋頭30。該噴淋頭30包括向處理 空間S露出并與載置在基座12上的晶片W (以下稱為"載置晶片W") 相對置的上部電極31 (電極構造)、由絕緣性部件構成的絕緣板32、 通過該絕緣板32垂吊(安裝、懸掛安裝)上部電極31的電極垂吊體 (電極安裝體)33，上部電極31、絕緣板32和電極垂吊體33依次重 疊。
電極垂吊體33在內部具有緩沖室39。緩沖室39是圓柱狀的空間， 由圓環狀的密封件例如O形環40劃分為內側緩沖室39a和外側緩沖室 39b。
內側緩沖室39a連接有處理氣體導入管41，外側緩沖室3%連接有處理氣體導入管42，處理氣體導入管41、 42分別向內側緩沖室39a 和外側緩沖室39b導入處理氣體。
處理氣體導入管41、 42因為分別具有流量控制器(MFC)(未圖 示)，所以向內側緩沖室39a和外側緩沖室39b導入的處理氣體的流量 被分別獨立地控制。此外，緩沖室39通過電極垂吊體33的氣孔43、 絕緣板32的氣孔44和上部電極31的氣孔36與處理空間S連通，導 入內側緩沖室39a和外側緩沖室39b的處理氣體被供給到處理空間S。 此時，通過調整導入內側緩沖室39a和外側緩沖室39b的處理氣體的 流量來控制處理空間S的處理氣體的分布。
在該基板處理裝置10中，在對載置晶片W實施RIE處理時，噴 淋頭30將處理氣體供給處理空間S，第一高頻電源19通過基座12向 處理空間S施加60MHz的高頻電力，并且第二高頻電源20向基座12 施加2MHz的高頻電力。此時，處理氣體由60MHz的高頻電力激勵成 為等離子體。此外，由于2MHz的高頻電力在基座12產生偏置電壓， 等離子體中的陽離子、電子被吸引到載置晶片W的表面，對該載置晶 片W實施RIE處理。
但是，為了在處理空間中局部地控制電子密度分布，研發有將上 部電極分割為與晶片的中心部相對置的內側電極和與晶片的周緣部相 對置的外側電極，而分別獨立地對內側電極和外側電極施加負極性的 直流電壓的方法。在該方法中，對外側電極施加與內側電極的值不同 的直流電壓，獨立地控制處理空間中與外側電極相對置的部分的電子 密度和與內側電極相對置的部分的電子密度。
關于該方法，本發明的發明人等得出以下結論通過R正處理的 實驗，在增加外側電極與處理空間的相對置面的表面積(以下稱為"外 側電極表面積")時，處理空間中與外側電極的相對面相對置的部分(以 下稱為"外側電極相對置部分")的電子密度上升，其結果，晶片的周 緣部的蝕刻速率上升(參照圖3)。
此外，本發明的發明人等還得出以下結論當增加施加到外側電 極的直流電壓的值，正如所料，果然外側電極相對置部分的電子密度 上升，其結果，晶片的周緣部的蝕刻速率上升。具體而言，在將施加 到內側電極的直流電壓的值維持在300V的狀態下，使施加到外側電極的直流電壓的絕對值從300V上升到900V時，確認到晶片的周緣部的 蝕刻速率上升大約7% (參照圖4)。
但是，在通常的基板處理裝置中，由于在外側電極的周邊存在其 他處理室結構部件，所以大多難以將外側電極表面積增加到某值以上。 此外，由于直流電源的性能等的制約，也大多難以使施加到外側電極 的直流電源的值上升到某值以上。BP，要在處理空間中與晶片的周緣 部相對置的部分使電子密度充分上升通常是困難的。
在基板處理裝置10中，對應于此，上部電極31具有與載置晶片 W的中心部相對置的內側電極34和包圍該內側電極34且與載置晶片 W的周緣部相對置的外側電極35,外側電極35具有與載置晶片W平 行的第1 二次電子發射面35a (第一面)和相對于該第1 二次電子發射 面35a向著載置晶片W傾斜的第2二次電子發射面35b (第二面)。第 1 二次電子發射面35a和外側電極35b分別指向載置晶片W的周緣部。
在此，內側電極34例如由直徑300mm的圓板狀部件構成，具有 在厚度方向上貫通的多個氣孔36。外側電極35由外徑380mm且內徑 300mm的圓環狀部件構成。內側電極34和外側電極35由導電性或半 導電性材料例如單晶硅構成。
此外，在上部電極31中，內側電極34與第一直流電源37連接， 外側電極35與第二直流電源38連接，對內側電極34和外側電極35 分別獨立地施加直流電壓。
基板處理裝置10中，在RIE處理的期間，第一直流電源37和第 二直流電源38對上部電極31的內側電極34和外側電極35施加負的 直流電壓。此時，處理空間S中的等離子體中的陽離子被吸引到內側 電極34、外側電極35。被吸引到的陽離子對內側電極34和外側電極 35的構成原子中的電子賦予能量，當被賦予的能量超過某個值時，構 成原子中的電子作為二次電子從內側電極34的表面、外側電極35的 第1 二次電子發射面35a和第2二次電子發射面35b發射出來。
如上所述，內側電極34為圓板狀部件，因為僅僅與載置晶片W平 行的表面向處理空間S露出，所以從該表面發射的二次電子從載置晶 片W的中心部到周緣部大致均勻分布。其結果，遍及載置晶片W的 的整個面促進RIE處理。外側電極35的第1 二次電子發射面35a和第2 二次電子發射面35b 如上所述，由于均指向載置晶片W的周緣部，所以從第l二次電子發 射面35a和第2 二次電子發射面35b發射出來的二次電子在載置晶片 W的周緣部的正上方重疊。其結果，在載置晶片W的周緣部的正上方 能夠使電子密度充分上升，促進在載置晶片W的周緣部的RIE處理。
其中，上述的基板處理裝置IO的各結構部件的動作由基板處理裝 置10所具備的控制部(未圖示)的CPU控制。
根據本實施方式的作為電極構造的上部電極31，在與載置晶片W 的周緣部相對置的外側電極35上連接有第二直流電源38而被施加直 流電壓。當對外側電極35施加直流電壓時，該外側電極35吸引等離 子體中的陽離子而發射出二次電子。其結果，能夠使處理空間S的載 置晶片W的周緣部的正上方的電子密度充分上升。此外，連接第二直 流電源38的外側電極35具有與載置晶片W平行的第1 二次電子發射 面35a和相對于該第1 二次電子發射面35a向著載置晶片W傾斜的第 2 二次電子發射面35b，從第1 二次電子發射面35a和第2 二次電子發 射面35b發射出二次電子。第1 二次電子發射面35a和第2 二次電子 發射面35b由于均指向載置晶片W的周緣部，所以能夠使載置晶片W 的周緣部的正上方的電子密度充分上升，能夠促進在載置晶片W的周 緣部的RIE處理。
對于上述的上部電極31，由于能夠不增加外側電極35的與晶片W 的相對面的面積而使載置晶片W的周緣部的正上方的電子密度充分上 升，因此不需要加大外側電極35。其結果，能夠削減高價的單晶硅的 使用量，從而能夠降低上部電極31的制造成本。
此外，在上述的上部電極31中，不僅第1 二次電子發射面35a， 第2 二次電子發射面35b也指向載置晶片W的周緣部，但是第2 二次 電子發射面35b也可以不指向載置晶片W的周緣部，例如，第2二次 電子發射面35b也可以相對于第1 二次電子發射面35a垂直。在這樣 的情況下，也因為處理空間S中與載置晶片W的周緣部相對置的部分 發射出來的二次電子重疊，所以在與載置晶片W的周緣部相對置的部
分能夠使電子密度充分上升。
而且，第2二次電子發射面35b不必要是平面，也可以是指向載置晶片W的周緣部的拋物面。在這樣的情況下，能夠從第2二次電子 發射面35b向著載置晶片W的周緣部集中地發射出二次電子，從而能 夠進一步使載置晶片W的周緣部的正上方的電子密度充分上升。
其中，在上述的本實施方式中，實施蝕刻處理的基板是半導體晶 片W，但是實施蝕刻處理的基板不限于此，例如，也可以是LCD(Liquid Crystal Display:液晶顯示)、FPD (Flat Panel Display:平板顯示)等 的玻璃基板。實施例
接著對本發明的實施例進行說明。 實施例1
首先，本發明的發明人在基板處理裝置10中對載置晶片W實施 RIE處理，計測出該RIE處理的載置晶片W的周緣部的蝕刻速率，將 其結果用描繪在圖5的圖表中。
比較例l、 2
接著，本發明的發明人，取代外側電極35，準備僅具有與載置晶 片W平行的表面且該表面的面積相互不同的2個外側電極。然后，用 所準備的各個外側電極替換基板處理裝置10中的外側電極35，并對載 置晶片W實施RIE處理，計測出該RIE處理的載置晶片W的周緣部 的蝕刻速率，將其結果用" "描繪在圖5的圖表中。
圖5的圖表的橫軸表示外側電極的表面積。此處，外側電極的表 面積相當于實施例1中的第1 二次電子發射面35a和第2 二次電子發 射面35b的面積的合計值、比較例1、 2中的與載置晶片W平行的表 面的面積。此外，在圖5的圖表中，橫軸表示將比較例1的外側電極 的表面積作為1時的實施例1和各比較例的外側電極的表面積，縱軸 表示將比較例1的蝕刻速率作為1時的實施例1和各比較例的蝕刻速 率。由圖5的圖表可知，相比于增加外側電極的表面積，通過設置相 對于第1 二次電子發射面35a傾斜的第2 二次電子發射面35b能夠更 有效地使載置晶片W的周緣部正上方的電子密度充分上升，能夠促進 在載置晶片W的周緣部的RIE處理。
權利要求
1. 一種電極構造，該電極構造被配置在對基板實施等離子體處理的基板處理裝置所具備的處理室內，在該處理室內與載置在載置臺上的所述基板相對置，其特征在于該電極構造包括與所述基板的中心部相對置的內側電極和與所述基板的周緣部相對置的外側電極，其中，所述內側電極與第一直流電源連接，并且所述外側電極與第二直流電源連接，所述外側電極具有與所述基板平行的第一面和相對于該第一面傾斜的第二面。
2. 根據權利要求l所述的電極構造，其特征在于-所述第一面和所述第二面指向所述基板的周緣部。
3. —種基板處理裝置，該基板處理裝置對基板實施等離子體處理， 其特征在于，包括收容所述基板的處理室；配置在該處理室內、用于載置所述基板的載置臺；禾口配置在所述處理室內、并且與載置在所述載置臺上的所述基板相 對置的電極構造，所述電極構造包括與所述基板的中心部相對置的內側電極和與所 述基板的周緣部相對置的外側電極，所述內側電極與第一直流電源連接，并且所述外側電極與第二直流電源連接，所述外側電極具有與所述基板平行的第一面和相對于該第一面傾 斜的第二面。
4. 根據權利要求3所述的基板處理裝置，其特征在于所述第一面和所述第二面指向所述基板的周緣部。
全文摘要
本發明提供能在處理空間與基板的周緣部的相對部分使電子密度上升的電極構造和基板處理裝置。配置在對晶片(W)實施RIE處理的基板處理裝置(10)所具備的處理室(11)內且在該處理室(11)內與載置在基座(12)上的晶片(W)相對的上部電極(31)包括與載置在基座(12)上的晶片(W)的中心部相對的內側電極(34)和與該晶片(W)周緣部相對的外側電極(35)，內側電極(34)連接第一直流電源(37)，外側電極連接第二直流電源(38)，外側電極具有與載置在基座(12)上的晶片(W)平行的第1二次電子發射面(35a)和相對該第1二次電子發射面(35a)向著晶片(W)傾斜的第2二次電子發射面(35b)。
文檔編號H05H1/24GK101546700SQ200910129460
公開日2009年9月30日 申請日期2009年3月20日 優先權日2008年3月27日
發明者中山博之, 增澤健二, 巖田學, 本田昌伸 申請人:東京毅力科創株式會社