專利名稱：嵌入元件式印刷電路板的制造方法
技術領域：
本發明涉及一種印刷電路板，具體地說，涉及一種嵌入元件式 印刷電路4反。
背景技術：
隨著二十 一世紀對于高科技信息和通信的社會需求，電子和電 氣技術朝著更大的存儲容量、更快速的信息處理和傳輸、以及更加 方便的信息通信網絡方向迅速發展。特別地，在信息傳輸速度有限的條件下，提出一種通過在增加 可靠性的同時以盡可能小的元件來產生新的功能性的方法，作為滿 足這種需求的途徑。在需要高密度薄安裝板例如普通BGA (球柵陣列)板且特別 是CSP (芯片級封裝)的領域中，為了應對高性能和高密度的趨勢 而使用倒裝芯片安裝。在這種情況下，雖然在半導體制造工業中可 以將凸塊排列轉化為面陣型，但是由于凸塊處理(例如焊接等)的 成本而產生的很重的負擔。因此，利用凸點的安裝方法被廣泛使用，
封裝公司使用該方法能夠通過利用現有的引線接合設備來執行凸 塊處理。為了安裝電子元件，已經提出了利用這種凸點安裝元件之于積極的研究以及開發中，雖然占^艮小的比例，但在一些情況下生 產仍在進行。在關于這種用于嵌入的板的研究工作中，各種技術共有的關鍵問題是由于開發的目的是為了芯片級封裝，因此需要使用于嵌入 的板的厚度最小化的工藝，該工藝確保可靠性并且成本低廉。發明內容本發明的 一方面提供一種確保可靠性并使用廉價工藝的嵌入 倒裝芯片的方法，在該方法中，除了減少嵌入4反的厚度的方案之外， 還采用了從根本上減少板的厚度的技術。要求保護的發明的一個方面是提供一種嵌入元件式印刷電路 板的制造方法，該方法包括將元件安裝在其上形成有圖案的第一 銅箔上，使得元件與圖案電連接；將具有形成在與元件相對應位置 中的空腔的絕緣層堆疊在其上形成有至少一個導電突起的第二銅 箔上；將第一銅箔與第二銅箔堆疊在一起，使得元件嵌入到空腔中，并且使得第 一銅箔與第二銅箔通過導電突起電連接；以及去除第一 銅箔和第二銅箔的部分，以形成電路圖案。元件可以是倒裝芯片，并且安裝元件的步驟可以包括用感光 膜涂敷第一銅箔；去除部分感光膜；通過鍍敷而在第一銅箔上形成 圖案；以及將倒裝芯片安裝在第一銅箔上，使得圖案與倒裝芯片電 連接。
去除部分感光膜的步驟可包括將感光膜堆疊在第二銅箔上； 去除部分感光膜；以及去除第一銅箔和第二銅箔的暴露(曝光)部 分，以形成電^各圖案。導電凸起可以是末端尖^l兌的導電焊膏(paste)凸塊，其可以有 利于堆疊過程期間第 一銅箔與第二銅箔的電連接。除了末端尖銳的 導電焊膏凸塊之外，也可以使用金屬釘作為導電突起，在這種情況 下，將第 一銅箔和第二銅箔堆疊在一起的步驟可還包括在金屬4丁與 第 一銅箔之間放置導電材料。本發明的其他方面和優點將在下面的說明中部分地闡述，并且 可以部分地從說明中變得明顯，或可以通過本發明的實踐而獲知。
圖1是示出根據本發明第 一公開實施例的制造嵌入元件式印刷 電路板的流程圖，圖2a是示出根據本發明第一公開實施例的制造嵌入元件式印 刷電路板的工藝圖，圖2b是示出根據本發明第一公開實施例在第一銅箔上形成圖 案的方法的工藝圖，圖3是示出根據本發明第二公開實施例的制造嵌入元件式印刷 電路^反的工藝圖，圖4是示出根據本發明第三公開實施例的制造嵌入元件式印刷 電3各4反的工藝圖，
圖5是示出根據本發明第四公開實施例的制造嵌入元件式印刷 電路^反的工藝圖。
具體實施方式
下面將參照附圖，更加詳細地描述根據本發明某些實施例的嵌 入元件式印刷電路板，在參照附圖的描述中，不管圖號為多少，相 同或相對應的元件由相同的參考標號表示，且不再贅述。圖1是示出根據本發明第一公開實施例的制造嵌入元件式印 刷電路板的流程圖，圖2a是示出根據本發明第一公開實施例的 制造嵌入元件式印刷電路板的工藝圖。圖2a中示出第一銅箔21、 圖案22、元件23、凸點24、第二銅箔25、絕緣層26、導電突起 27、空月空28、電路圖案29、以及芯外反IOO。圖1的操作Sll可包括將元件23安裝在其上形成有圖案22 的第一銅箔21上，使得元件23與圖案22電連接，其中圖2a的 圖(a)示出相應的過程。如圖2a的(a)所示，元件23可安裝 在其上可形成有圖案22的第一銅箔21上。元件23可以具有倒 裝芯片的形式。因此，凸點24可以形成在下端子(未示出)上， 以與形成在第一銅箔21上的圖案22電連接。這里，為了增加粘 附力，非導電膏20可插入在元件23與第一銅箔21之間。當然， 取4戈凸點24,也可以4吏用普通的凸塊。當在第一銅箔21上形成 圖案時，可需要與凸點24相對應的精密圖案22。形成這種精密 圖案22的一種方法將參照圖2b來進4亍描述。圖2b是示出根據本發明第一公開實施例在第一銅箔21上形 成圖案22的方法的工藝圖。如圖2b的(a)中所示的，可以首 先準備第一銅箔21。最好結合考慮稍后在第二銅箔25上形成電 路的過程期間去除的量來確定第一銅箔21的厚度。這是為了通
過更簡單的過程來完成電路，但是由于第一銅箔21可提供其上 將安裝電子部件的表面，因此顯然，在電鍍和安裝過程期間可以 提供足夠耐久性的厚度是理想的。考慮到安裝部件時的蝕刻能力 和剛性，可以插入能夠支撐銅箔的載體。可以選4奪盡可能薄的載 體，因為第一銅箔21的一部分將通過蝕刻過程被去除。然后， 如圖2b的(b)中所示的，可以堆疊干膜28a，并且考慮到將要 形成圖案22的部分，可以通過曝光和顯影過程來去除部分干膜 28a。最后，如圖2b的(c)和(d)中所示的，可以執4亍鍍桌丈然 后去除干月莫28a,以在第一銅箔21上形成圖案22。這種方法是 半加成法的類型，由于其提供了較容易的方法來形成精密的圖案 22，所以目前被廣泛地使用在印刷電路板工藝中。但是，在要求 4呆護的發明的該實施例中，可以在第一銅箔21上(而不是在種 層上)執行鍍敷過程以形成圖案22，使得能夠更容易地形成圖案 22。圖1的操作S12包括將絕緣層26 (其中，空腔28形成在與元 件23相對應的位置中)的一層或多層堆疊在其上形成有導電突 起27的第二銅箔25上。圖2a的圖(b)示出相應的過程。如圖 2的(b)中所示的，連接于第二銅箔25的導電突起27穿過絕緣 層26突出。在該實施例中，焊膏凸塊或其它導電材料可用于導 電突起27。可使用通常已知的B2it (埋置凸點互連技術)等形成 這種焊膏凸塊等，同時可以使用半加成法形成導電釘，如上所述。 為了使得焊膏凸塊或導電釘可以在隨后的堆疊過程中容易并完 好地與第一銅箔電連接，上、下連接部可以被對準，并且經過堆 疊過程，焊膏凸塊或導電釘可以通過壓制而被連接。空腔28可形成在絕緣層26中。空腔28可形成在與安裝在第 一銅箔21上的元件23相對應的位置中，以1更當稍后堆疊第一銅 箔21和第二銅箔25時，提供嵌入元件23的空間。雖然可以首 先形成空腔28,之后將絕緣層26預先堆疊在第二銅箔25上，但
是也可在預先將絕緣層26堆疊在第二銅箔25上之后形成空腔 28。在該特 朱的實施例的情況下，雖然可以在，喿作Sll之后^M亍 圖1的4喿作S12， ^f旦是才喿作Sll和S12的順序并不重要。圖1的操作S13可包括將元件23嵌入空腔28中以及堆疊第 一銅箔21和第二銅箔25, 4吏得第一銅箔21和第二銅箔25通過 導電突起27而電連4妄，其中圖2a的圖(c)示出相應的過程。導 電突起27可具有導電焊膏凸塊等的形式，如圖2a的圖(b)所 示，其中部分突出于絕緣層26之外。因此，當第一銅箔21和第 二銅箔25如圖2a的(c)中那樣堆疊時，它們可被電連接。這里， 第一銅箔21和第二銅箔25可被堆疊成使得其中間沒有間隙。圖1的才乘作S14可包括去除部分第一銅箔21和第二銅箔25， 以形成電^各圖案29，其中圖2a的圖(d)和圖(e)示出相應的 過程。如圖2a的(d)中所示的，感光膜28b可^皮堆疊在第二銅 箔25上。并且可以在考慮將要形成電路圖案29的部分的同時而 執行曝光和顯影。當后來執行蝕刻時，第二銅箔25的暴露(曝 光)部分可以凈皮去除，如圖2a的(e)中所示的，而在同時，除 了電^各部分以外，第一銅箔21的所有穿過其表面的部分可以尋皮 去除。因此，可以完成嵌入元件式芯板100，如圖2a的(e)中 所示的。該芯才反可單獨用作印刷電鴻4反。在去除第一銅箔21之 后留下的電路圖案29可以被埋入到絕緣層26內，以成為埋置電 路圖案29。因此，板的總厚度可以減小，同時剛性增加。圖3是示出才艮據本發明第二/^開實施例的制造嵌入元件式印 刷電蹤^反的工藝圖。圖3中示出第一銅箔31、圖案32、元件33、 凸點34、第二銅箔35、絕緣層36、金屬4丁37、空腔38、感光膜 38b、電^各圖案39、以及芯^反300。
該實施例大體上相似于參照圖2a描述的實施例，但是不同之 處在于，代替導電焊膏凸塊，使用金屬4丁 37作為導電突起。雖 然銅(Cu)可用作該金屬，但是本發明并不限于此。當使用金屬 4丁37時，在圖3的(c)示出的過程期間導電材料可以插入在金 屬釘37與圖案32之間，以便于在圖3的圖(c)的堆疊過程中 在第一銅箔31與圖案32之間實現更好的電連接。該導電材料可 以是4又通過堆疊過程允許上、下部件之間電連接的材料，通常可 以^使用導電膏等作為該材^K如上所述的。導電材并牛可以以可靠 程度連接金屬釘37和圖案32。
圖4是示出^4居本發明第三^Hf實施例的制造嵌入元件式印 刷電路^1的工藝圖。圖4中示出了元件43、凸點44、第二銅箔 45、纟色纟彖層46、金屬4丁47、電路圖案49、以及芯玲反300。
圖4是用于制造多層印刷電路板的流程圖，其中可以通過將 絕緣層和電路層堆疊在通過參照圖3示出的工藝而獲得的芯板 300的每一側上來制造多層印刷電路板。堆疊是普通的過程，因 此將不再作進一步詳細討論。
圖5是示出根據本發明第四公開實施例的制造嵌入元件式印 刷電路板的工藝圖。圖5中示出了元件53、電路圖案59、芯板 300、凸塊*反60、以及印刷電鴻^反3000。
該實施例給出沿著電路圖案59與元件53電連接的方向執行 在芯板300上堆疊多層的過程的實例。通常，與沒有電連接有元 件53的部分相比較，在該電連接有元件的部分處可需要相對多 的電路圖案59，并且為了使電路圖案59的電信號被充分地傳送 到外部，在下面可需要很多圖案層。因此，如圖5所示，可以執 行將多層堆疊在連接有元件53的電路圖案59下面的過程。這里， 通過插入凸塊板60以及共同堆疊，能夠更簡單地制造多層印刷
電路板。因此，如圖5的(c)中所示的，可以制造相對于芯板 300不對稱的嵌入元件式印刷電路板3000。
才艮據上述本發明的一些方面，當嵌入元件時，能夠最小化有 效處理的次數，使得能夠減少處理成本。
另外，當嵌入元件時，電路的一層能夠成為埋入形式。因此， 這不僅更簡單地施加精密電路，而且能夠減少印刷電路板的總厚 度，并且能夠增加剛性。
盡管參考具體實施例詳細說明了本發明的精神，但是這些實 施例僅用于說明而不用于限制本發明。本領域的技術人員可以理 解的是，在不脫離本發明的范圍和精神的條件下，可以對這些實 施例進行各種l奮改和改變。
權利要求
1.一種嵌入元件式印刷電路板的制造方法，所述方法包括將元件安裝在其上形成有圖案的第一銅箔上，使得所述元件與所述圖案電連接；將絕緣層堆疊在其上形成有至少一個導電突起的第二銅箔上，所述絕緣層具有形成在與所述元件相對應的位置中的空腔；將所述第一銅箔與所述第二銅箔堆疊在一起，使得所述元件嵌入到所述空腔中，并且使得所述第一銅箔與所述第二銅箔通過所述導電突起電連接；以及去除部分所述第一銅箔和部分所述第二銅箔，以形成電路圖案。
2. 根據權利要求1所述的方法，其中，所述元件為倒裝芯片，并 且所述安裝步艱《包括用感光膜涂敷所述第 一銅箔；去除部分所述感光膜；通過鍍敷在所述第一銅箔上形成所述圖案；以及將所述倒裝芯片安裝在所述第 一銅箔上，使得所述圖案 與所述倒裝芯片電連接。
3. 根據權利要求1所述的方法，其中，所述去除步驟包括將感光膜堆疊在所述第二銅箔上； 去除部分所述感光"莫；以及 去除所述第一銅箔和所述第二銅箔的曝光部分，以形成 所述電i 各圖案。
4. 根據權利要求1所述的方法，其中，所述導電突起為末端尖銳 的導電焊膏凸塊。
5. 根據權利要求1所述的方法，其中，所述導電突起為金屬釘， 并且所述堆疊在一起的步驟還包括在所述金屬4丁與所述第一 銅箔之間插入導電材料。
全文摘要
本發明公開了一種嵌入元件式印刷電路板的制造方法。通過使用嵌入元件式印刷電路板的制造方法，由第一銅箔形成的電路圖案可以成為埋入形式的，使得當嵌入倒裝芯片型元件時能夠制造較薄的印刷電路板，該方法包括將元件安裝在其上形成有圖案的第一銅箔上，使得元件與圖案電連接；將具有形成在與元件相對應的位置中的空腔的絕緣層堆疊在其上形成有至少一個導電突起的第二銅箔上；將第一銅箔與第二銅箔堆疊在一起，使得元件嵌入到空腔中，并且使得第一銅箔與第二銅箔通過導電突起電連接；以及去除部分第一銅箔和第二銅箔，以形成電路圖案。
文檔編號H05K3/32GK101160024SQ200710142560
公開日2008年4月9日 申請日期2007年8月29日 優先權日2006年8月30日
發明者李在杰, 李斗煥, 裵元哲, 金承九, 金汶日 申請人:三星電機株式會社