專利名稱：集成電路的電路板模塊的制作方法
技術領域：
本實用新型涉及一種集成電路的電路板模塊，尤指應用于集成電路且具有復數個母端子排座環繞于一集成電路接合區的電路板模塊。
背景技術：
現場可編程門陣列(Field Programmable Gate Array)系統，簡稱FPGA，是作為快速雛形(Rapid Prototyping)產品設計與ASIC下線前的重要驗證工具。FPGA可配合HDL語法與程序設計來規劃其內部的線路，使其可達成某一硬件特定功能，使用者可以不用親自連接線路即可容易制作出相對應的硬件，并利用FPGA的實驗板加以驗證，如無問題，其所設計的電路雛形即告完成。
對學界而言，一般電子電機教學通常會選用FPGA來教學，而對業界而言，FPGA可用于開發各種硬件應用電路，其應用相當廣泛。FPGA可做成一個實驗板，供設計者進行電路的設計，其通常直接焊接在電路板上，不可拆卸。大容量及多腳位(1000腳以上)的FPGA的價格極為昂貴，且FPGA封裝皆為球柵格陣列方式(Ball Grid Array)，如果電路板壞掉，如果可編程門陣列FPGA要拿來續繼使用并不容易，必須先用特殊的工具來解焊，這樣的操作非常容易損壞FPGA。換言之，現有的FPGA可移植性極差。當電路設計完成，使用者無法將該FPGA直接移到另外的電路板使用。因此，需要提升FPGA的可移植性以及重復利用性。
再者，因大容量及多腳位(1000腳以上)的FPGA封裝皆為球柵格陣列方式，在電路布局上相當困難，且必需用多層，既6-8層以上PCB板才能將所有接腳在布局上引出。此項工作需有一非常資深的PCB布局工程師及一有能力生產多層PCB之制造商方能實現無誤。因此，如何降低大容量及多腳位FPGA之板卡設計難度，讓使用者只需設計/制作較少層數之PCB板來達成運用到更多FPGA腳位，也是現有技術中需要解決的問題。
發明內容
本案的目的在于提供一種的可提高FPGA的可移植性及再利用性，并降低其原有在PCB板上布局及生產的困難度的集成電路的電路板模塊。
本實用新型的目的是這樣實現的一種集成電路的電路板模塊，包含一電路板，在所述的電路板上設有集成電路接合區和復數個母端子排座，其特征在于所述的復數個母端子排座設于所述的集成電路接合區的四個邊側，且所述的集成電路接合區的每一側至少設有二個以上的母端子排座。
所述的集成電路接合區設有一集成電路。
所述的集成電路系為一現場可編程門陣列或以球柵格陣列方式封裝的大型集成電路。
所述的集成電路接合區的每一側均包含兩個以上的母端子排座排。
所述的集成電路接合區與所述的母端子排座排之間由復數線路連接。
本實用新型可支持各種大規模集成電路，例如FPGA或CPU等多接腳的集成電路電子組件，讓大規模集成電路可以很方便的安裝到電路板上，同時如果有需要，也可很方便拆卸下來，再轉移到其它電路板上，可提升其可移植性。另外，如果主電路板壞了，本實用新型的電路板模塊可單獨拆卸下來，輕易的轉移到其它電路板，再利用性得到大大的提高。由于FPGA可移植性及再利用性提高，加上使用者只需設計制作較少層數之PCB主電路板來連接此案電路板模塊，其電路開發的時間及成本亦將大為降低。
附圖1為本實用新型的正面結構示意圖附圖2為本實用新型的背面結構示意圖具體實施方式
下面以附圖1、2為本實用新型的實施例，對本實用新型進行進一步的說明在本實施例中，本實用新型包含電路板13、復數個母端子排座11及一集成電路接合區12。集成電路接合區12可用來焊接一集成電路14，所述的集成電路14通常為一大規模集成電路或可編程門陣列FPGA。FPGA的接腳數通常有數百個甚至上千個，四側圍繞的母端子排座11即可利用電路板13的線路來與FPGA的接腳連接。用來焊接FPGA的集成電路接合區12的每一側有三排平行的母端子排座11，四側則共享了十二個母端子排座11。選用母端子排座11而不用公的端子排座是因為母端子排座11不像公的有突出的接腳，接腳不會輕易受到損傷。如果用公的，接腳突出，可能會因為搬運或插拔時，造成接腳的損壞。
用來焊接大型積電電路或FPGA的集成電路接合區12，其焊接的大型積電電路或FPGA焊接在正面或反面皆可。在所述的集成電路接合區的四側設有至少二個母端子排座，集成電路則可為各種大型電體電路，所述的端子排座可以是二排或三排乃至更多排。
權利要求1.一種集成電路的電路板模塊，包含一電路板，在所述的電路板上設有集成電路接合區和復數個母端子排座，其特征在于所述的復數個母端子排座設于所述的集成電路接合區的四個邊側，且所述的集成電路接合區的每一側至少設有二個以上的母端子排座。
2.如權利要求1中所述的集成電路的電路板模塊，其特征在于所述的集成電路接合區設有一集成電路。
3.如權利要求2中所述的集成電路的電路板模塊，其特征在于，其中所述的集成電路系為一現場可編程門陣列或以球柵格陣列方式封裝的大型集成電路。
4.如權利要求1中所述的集成電路之電路板模塊，其特征在于所述的集成電路接合區的每一側均包含兩個以上的母端子排座排。
5.如權利要求1中所述的集成電路的電路板模塊，其特征在于所述的集成電路接合區與所述的母端子排座排之間由復數線路連接。
專利摘要一種集成電路的電路板模塊，尤指應用于集成電路且具有復數個母端子排座環繞于一集成電路接合區的電路板模塊，包含一電路板，在所述的電路板上設有集成電路接合區和復數個母端子排座，其特征在于所述的復數個母端子排座設于所述的集成電路接合區的四個邊側，且所述的集成電路接合區的每一側至少設有二個以上的母端子排座；所述的集成電路接合區設有一集成電路。本實用新型可支持讓大規模集成電路很方便的安裝到電路板上，拆卸容易，具有良好的再利用性；使用者只需設計制作較少層數之PCB主電路板來連接本實用新型，使得電路開發的時間及成本亦將大為降低。
文檔編號H05K1/18GK2917193SQ200620007059
公開日2007年6月27日 申請日期2006年3月13日 優先權日2006年3月13日
發明者盧宗文, 彭顯恩 申請人:營寶特晶科技股份有限公司