專利名稱：電源芯線器件及其制造方法
技術領域：
本技術領域涉及具有低電感和高電容兩種功能的器件，以及將這些器件結合進包含有機介電層壓體和印刷線路板的電源芯線封裝件中的方法。
背景技術：
包括集成電路(IC)的半導體器件在較高的頻率、較高的數據率和較低的電壓下工作時，管理電源線和接地(返回)線中的噪聲，以及提供足夠電流以適應更快的電路切換成為要求配電系統中具有低電感的越來越重要的問題。為了向IC提供低噪聲和穩定電源，通過使用并聯互連的附加表面安裝電容器來降低傳統電路中的阻抗。較高的工作頻率(較高的IC切換速度)意味著對IC的電壓響應時間必須比較快。較低的工作電壓要求允許的電壓變化(紋波)和噪聲比較小。例如，當微處理器IC切換并開始工作時，它要求提供電源以支持該切換電路。如果電壓源的響應時間太慢，則該微處理器會經歷一個超過允許紋波電壓和噪聲容限的電壓降或電源下降，且IC會發生故障。另外，當IC電源升高時，慢響應時間會導致電源過沖。必須通過使用足夠接近該IC的電容器，在合適的響應時間內提供或吸收電源，將電源下降和電源過沖控制在允許極限內。
用于阻抗降低和抑制電源下降或電源過沖的表面安裝技術(SMT)電容器通常被放置在盡可能接近IC的地方，以改善電路性能。
傳統設計具有表面安裝在印刷線路板(PWB)上簇擁在IC周圍的電容器。把大值電容器放置在電源附近，中等范圍值的電容器位于IC和電源之間，而小值電容器非常靠近IC。圖1是電源，IC和電容器4，6，8的示意圖，電容器4，6，8分別代表上述的用于阻抗降低和抑制電源下降或電源過沖的高值，中等范圍值和小值電容器。圖2是正視方向的代表性剖面圖，它示出SMT電容器50，60和IC 40到PWB襯底中電源面和接地面的連接。焊片44將IC器件40連接到連接盤41。電路線72和73將連接盤41連接到通路90和100的電鍍的通孔通路焊盤。通路焊盤一般被表示為82。通路90與導電面120電連接，通路100與導電面122電連接。導電面120和122之一被連接至電源的電源側，另一被連接至電源的接地側。小值電容器50和60以使它們并聯連接到IC 40的方式被類似地電連接至通路以及導電面120和122。在IC被放置在模塊，插板或封裝上時，大值和中值電容器可以位于模塊、插板或封裝所附連到的印刷線路母板上。
為了降低需要復雜電路布線的電源系統的阻抗，一般需要并聯互連的大量電容器。這導致增大回路電感，進而增大阻抗，抑制電流，從而降低表面安裝電容的有益效果。隨著頻率增大和工作電壓持續降低，必須以要求電感和阻抗水平越來越低的較快速率來提供增加的電源。
已經耗費了相當大的努力將阻抗減到最小。Howard等人的美國專利5,161,086提供了一種將阻抗和“噪聲”減到最小的途徑。Howard等人提供了一種電容性印刷電路板，其中電容器層壓體(平面電容)包括在在層壓板的多個層中，大量諸如集成電路等器件安裝或形成于板上并且操作上與電容器層壓體(或多個電容器層壓體)耦合，以提供采用借用或共享電容的電容性功能。但是，這種途徑不一定能改善電壓響應。改善電壓響應要求該電容被放置在較接近IC之處。簡單地將電容器層壓體放置在較接近IC的地方可能是不夠的，因為可用的總電容值可能是不足夠的。
Chakravorty的美國專利6,611,419提供了另一種嵌入電容器以降低切換噪聲的途徑，其中，集成電路管芯的電源端子與多層陶瓷襯底中的至少一個嵌入式電容器的相應端子耦合。
因此，發明人希望提供一種制造和設計電源芯線的方法，這種電源芯線被用于電源芯線封裝，包括被用于集成電路封裝或其他互連板，結構或元件中，且能獲得優越的配電阻抗降低，以及適應較高IC切換速度的改善的電壓響應。本發明提供了這樣一種器件以及制造這種器件的方法。
發明內容
本發明涉及一種包括電源芯線的器件，所述電源芯線包括含有至少一個嵌入式單立(singulated)電容器的至少一個嵌入式單立電容器層，其中所述嵌入式單立電容器至少包括第一電極和第二電極，并且其中所述嵌入式單立電容器定位在該電源芯線的外層上，且該電容器的第一和第二兩個電極定位在該電源芯線外層上，以使半導體器件的至少一個Vcc(電源)端子和至少一個Vss(接地)端子分別直接地連接到至少一個第一和至少一個第二電極。
本發明還涉及一種制造器件的方法，包括提供至少一個具有圖案化側和未圖案化側的平面電容器；提供至少一個箔結構，該結構包含至少一個具有箔側和元件側的形成在箔上的單立電容器；以及將所述形成在箔上的結構的所述箔側層壓至所述平面電容器結構的所述圖案化側；蝕刻所述形成在箔上的結構的所述箔側并蝕刻所述平面電容器結構的所述未圖案化側，從而形成電源芯線；并且形成至少一個信號層作為所述電源芯線的一部分。
在一個實施例中，以上指出的信號層通過以下步驟形成將介電層涂到所述電源芯線的平面電容器表面上；在所述介電層上形成包括一根或多根信號線的電路；并在包括所述信號線的層之間形成導電互連。各層之間的互連可以是導電通路。
參考以下附圖進行詳細描述，附圖中，相同的標號引用相同的元件，附圖中圖1是典型的現有技術中對用于阻抗降低和抑制電源下降或過沖的電容器的使用的示意圖。
圖2是印刷線路組件在正視方向的剖面圖，該印刷線路組件中具有傳統現有技術的表面安裝(SMT)電容器，用于阻抗降低和抑制電源下降或過沖。
圖3示出諸如Pentium 4處理器封裝之類的BGA組件的布局的Vcc(電源)和Vss(接地)連接的典型排列。
圖4A-4B是根據第一實施例的電源芯線器件的一部分的俯視圖，它示出單立電容器的電極焊盤和電介質怎樣對準圖3所示的布局。
圖5是根據第一實施例的電源芯線器件的一部分在正視方向上的沿線a-a的剖面圖。
圖6是根據第一實施例的電源芯線器件的一部分在正視方向上的沿線b-b的剖面圖。
圖7是根據第一實施例的電源芯線器件的一部分在正視方向上的沿線c-c的剖面圖。
圖8A-8F示出制造單立的箔上燒結厚膜(thick-film-fired-on-oil)電容器的方法。
圖9A-9B示出制造平面電容器層壓體的方法。
圖10A-10B示出用于制造根據第一實施例的電源芯線器件的平面電容層器壓體的初始準備；圖11是按照第一實施例的電源芯線結構子部分在正視方向上的剖面圖；圖12是按照本實施例的電源芯線結構在正視方向上的剖面圖。
圖13是電源芯線器件在正視方向上的剖面圖，其中另外的預浸層和金屬化層被層壓到芯線結構并且已經形成鉆孔、電鍍的通孔通路。
具體實施例方式
根據第一實施例，公開了一種設計和制造電源芯線結構的方法，其中電極在外層上的單立電容器和平面電容器并聯連接并嵌入一層壓體結構中以形成電源芯線結構。該電源芯線結構可互連到至少一個信號層。可以把單立電容器定義為形成于金屬上的個別電容器。通常，金屬是金屬箔。雖然此處使用術語“箔”，但是應該理解，箔包括普通金屬層，電鍍金屬，濺射金屬等。該電源芯線結構中的單立電容器被設計成在器件的外層上，而第一電極的箔部分和箔第二電極在外層上的同一平面內，以使諸如微處理器之類的半導體器件的Vcc(電源)端子和Vss(接地)端子對準并直接連接到單立電容器的第一或第二電極。第一和第二電極進而分別連接到嵌入式平面電容器的電源和接地面。單立電容器的第二電極在本實施例中是共用的，但也可是分離的。將單立電容放置在外層上且使電極直接與微處理器的電源端子接觸還能提供低電感連接。使用平面電容器作為電源-接地面，且電源-接地面之間的分隔很薄，以降低封裝中的高頻阻抗并向單立電容器提供額外的電荷。
圖3示出諸如Pentium 4處理器封裝之類的BGA組件的布局(到印刷線路板的連接的機械排列)的Vcc(電源)和Vss(接地)連接的典型排列。Vcc/Vss端子是電源芯線的焦點區。
圖4A是根據本實施例的電源芯線器件的相關部分的俯視圖。單立電容器的第一電極230和第二電極270都顯示在圖4A中。電極230和270通過空區265分開，并呈現在電源芯線器件的表面上。第一電極230被設計成直接連接到處理器封裝的Vcc(電源)端子。第二電極270被設計成直接連接到處理器封裝的Vss(接地)端子，并且是共用的。電極焊盤231和271的尺寸由焊料掩模215限定。
圖4B是電源芯線器件的俯視圖，它示出嵌入式電介質228和用焊料掩模限定的電極焊盤231和271的輪廓。
圖5-7是電源芯線器件的頂部在正視方向分別沿線a-a、b-b、c-c的剖面圖。圖5是根據第一實施例的具有諸如微處理器之類的附連半導體器件的電源芯線器件在正視方向沿線a-a的剖面圖。半導體器件201的Vcc(電源)端子連接到單立電容器的第一電極230的用焊料掩模限定的焊盤231(示出于圖4A中)，它轉而連接到平面電容器340的電源面285。半導體器件201的Vss(接地)端子連接到單立電容器的第二電極270的用焊料限定的焊盤271(示出于圖4A中)，它轉而連接到平面電容器340的接地面280。圖6是根據第一實施例的具有附連半導體器件的電源芯線器件在正視方向沿線b-b的剖面圖。微處理器201的Vcc(電源)端子連接到單立電容器的第一電極230的用焊料限定的焊盤231(示出于圖4A中)，它轉而連接到平面電容器340的電源面285。圖7是根據第一實施例的具有附連微處理器的電源芯線器件在正視方向沿線c-c的剖面圖。半導體器件201的Vss(接地)端子連接到單立電容器的共用的第二電極270的用焊料限定的焊盤271(示出于圖4A中)，它轉而連接到平面電容器的接地面280。
可將電源芯線結構互連到至少一個信號層。因此，該電源芯線結構在其表面上還可具有與半導體器件信號端子對齊的信號連接焊盤。上述電源芯線允許用各種材料形成包括單立電容器的箔，然后將其層壓至平面電容器，以形成電源芯線結構器件。這些材料可以包括使用高K陶瓷填充的聚合物厚膜電容器電介質和在該金屬箔上絲網印刷并固化的金屬填充的聚合物厚膜電極糊料。也可采用對諸如銅/聚酰亞胺/銅層壓體，例如從E.I.du Pont de Nemours and Company獲得的InterraTMHK04等傳統平面電容器層壓體的蝕刻來形成銅箔上的單立電容器。然而，這些由聚合物厚膜組合物或聚合物平面電容器層壓體形成的電容器具有相當低的電容密度，而通常要求單立電容器具有高電容密度。在這種情況下，優選使用形成于箔上的技術，用陶瓷組合物來制造銅箔上的單立陶瓷電容器，并在相當高的溫度下燒結來形成燒結陶瓷電容器。這些電容器可以從薄膜或厚膜途徑形成。可以采用標準印刷線路板層壓處理將包含所述電容器的箔層壓至平面電容器，以形成電源芯線結構。
上述電源芯線還允許使用各種材料形成平面電容器。這些材料可以包括金屬箔-電介質-金屬箔層壓結構，其中電介質可以包括有機層、陶瓷填充的有機層、或陶瓷層。在使用多個層的情況下，這些層可以是不同的材料。這些電介質可被制造為薄層以降低阻抗。可以通過標準印刷線路板層壓處理將平面電容器層壓至形成于箔上的電容器上，以形成電源芯線結構。
根據上述實施例，低阻抗和高電容兩種功能都能被集成在單個電源芯線結構中，該結構還可以被進一步集成在諸如印刷線路板、模塊、插板或封裝等允許高速IC在較低電壓下以降低的電壓紋波工作的另一層壓結構中。而且，可以消除與SMT器件相關聯的焊點，從而提高可靠性。
通過參考以上列出且在以下詳述的附圖閱讀這些實施例的詳細描述，本領域技術人員能夠理解本發明各實施例的上述和其他優點以及好處。
根據一般慣例，附圖的各個部分不一定是按比例繪制的。各部分的尺寸可以放大或縮小，以更清楚地示出本發明的實施例。
本發明的實施例很對可以被埋入印刷線路板(PWB)、模塊、插板或封裝的襯底中的電源芯線結構。在PWB，模塊，插板或封裝襯底中提供電源芯線的低電感和高電容功能保留了PWB、模塊、插板或封裝上有價值的表面資源，且與傳統SMT電容器配置相比，需要較少的焊點。
圖8A-8E是制造單層形成于箔上的單立電容器(通常在箔上燒結)的一般方法的側視圖。圖8F是完成的形成于箔上的電容器的俯視圖。以下描述燒結于箔上的厚膜電容器的特例，以示出本發明的一個實施例。
圖8A是制造單立電容器結構200的第一階段的側視圖。在圖8A中，提供了一個金屬箔210。箔210可以是工業中一般可用的一種類型。例如，箔210可以是銅、銅-不脹鋼-銅、不脹鋼、鎳、鍍鎳銅、或熔點超過厚膜糊料燒結溫度的其他金屬。優選箔包括主要由銅組成的箔，例如反面處理的銅箔、雙面處理的銅箔、以及常用于多層印刷電路板工業中的其他銅箔。箔210的厚度可以在例如大約1-100微米的范圍內，優選是3-75微米，最優選是12-36微米，這對應于1/3和1盎司之間的銅箔。一種適用箔的示例是從Oak-Mitsui獲得的PLSP級1盎司銅箔。
可以通過在箔210上涂底漆212來對箔210進行預處理。底漆212是涂到箔210的元件側表面的較薄層。在圖8A中，底漆212被表示為箔210上的表面涂層。底漆212與金屬箔210以及沉積在底漆212上的層很好地粘合。例如，可以從涂在箔210上的糊料形成底漆212，然后在低于箔210熔點的溫度下在惰性氣氛中灼燒。可以把糊料作為疏涂層(open coating)印刷在箔210的整個表面上，或者印刷在箔210的選定區域上。將底漆糊料印刷在箔的選定區域上一般是更經濟的做法。當將銅箔210與銅底漆212組合使用時，銅底漆糊料中的玻璃延遲銅箔210的氧化腐蝕，因此，如果采用摻氧灼燒，則涂布箔210的整個表面可能是優選的。一種適用銅底漆的示例是從E.I.du Pont de Nemours and Company獲得的EP 320。
在圖8B中，電容器介電材料被絲網印刷到經過預處理的箔210上，從而形成第一電容器介電層220。該電容器介電材料可以是，例如，厚膜介電油墨。該介電油墨可以從例如一種糊料形成。一種適用電容器介電糊料的示例是從E.I.du Pont deNemours and Company獲得的EP 310。然后干燥該第一電容器介電層220。在圖8C中，然后涂第二電容器介電層225并干燥。在另一個實施例中，可以通過較粗的篩網沉積單層電容器介電材料，以在一次印刷中提供相等的厚度。
在圖8D中，在第二介電層225上形成電極230并干燥。例如，可以通過絲網印刷厚膜金屬油墨來形成電極230。當將銅箔210與銅底漆212組合使用時，可以使用銅電極。一種適用銅電極糊料的示例是從E.I.du Pont de Nemours and Company獲得的EP 320。一般而言，介電層225的表面積應當大于電極230的表面積。
然后將第一電容器介電層220，第二電容器介電層225和電極230共灼燒。例如，灼燒可以在氮氣厚膜熔爐中在850℃到950℃之間的峰值溫度下完成。例如，可以用諸如鈦酸鋇/各種摻雜劑和玻璃料物相等高介電常數功能物相(functionalphase)來形成厚膜電容器介電層220，225。在共灼燒期間，玻璃料物相軟化，潤濕功能物相和摻雜物相，并發生聚結，以形成功能物相和摻雜劑在玻璃陶瓷基質中的分散體。同時，層230的銅電極粉由軟化的玻璃料物相潤濕，并燒結在一起以形成固體電極。層230對高K電介質228具有很強的結合，這是共灼燒所產生的。灼燒后的結構如圖8E的正視圖所示。
圖8F是完成的電容器結構200的俯視圖。在圖8F中，示出箔210上的4個電容器240結構。但是，箔210上可以按照各種圖案排列任意數量的電容器結構240。
在本說明書中所討論的形成于箔上的電容中，術語“糊料”或“油墨”可以對應于電子材料工業中所用的傳統術語，且一般是指厚膜組合物。通常，底漆糊料的金屬組分與金屬箔中的金屬相匹配。例如，如果使用銅箔，則可以用銅糊料作為底漆。其他應用的示例可以是將銀和鎳箔與類似的金屬底漆糊料配對。可以使用厚膜糊料來形成底漆和無源元件。
一般而言，厚膜糊料包括分散在溶解于增塑劑、分散劑和有機溶劑的混合物的聚合物中的陶瓷、玻璃、金屬或其他固體的細分顆粒。用于銅箔的優選電容糊料具有能在氮氣氣氛中很好地燃燒掉的有機載體。這些載體通常含有非常少量的樹脂，例如高分子量乙基纖維素，其中只需少量的樹脂就可產生適合于絲網印刷的粘性。另外，在介電粉末混合物中摻入諸如硝酸鋇粉末等氧化性組分有助于在氮氣氣氛中燃燒掉有機組分。固體與基本惰性的液體介質(“載體”)混合，然后分散在三輥碾磨機上，以形成適合于絲網印刷的糊料狀組合物。任何基本惰性的液體都可以作為載體。例如，含有或不含增稠劑和/或穩定劑和/或其他普通添加劑的各種有機液體都可以作為載體使用。
高介電常數(高K)厚膜電容器介電糊料通常含有至少一種高K功能物相粉末和至少一種分散在由至少一種樹脂和溶劑組成的載體體系中的玻璃粉末。載體體系被設計成進行絲網印刷以提供致密且空間限定明確的膜。高K功能物相粉末可以被描述成體積介電常數超過500的粉末，并且可以包括通式為ABO3的鈣鈦礦型鐵電性組合物。這些組合物的實例包括BaTiO3；SrTiO3；PbTiO3；CaTiO3；PbZrO3；BaZrO3和SrZrO3或其混合物。通過用其他元素取代A和/或B位置，其他組合物也是可能的，例如Pb(Mg1/3Nb2/3)O3和Pb(Zn1/3Nb2/3)O3。適用的高K功能物相粉末是從Fuji Titanium獲得的鈦酸鋇。上述組合物的摻雜和混合的金屬類似物也是適用的。摻雜和混合主要是為了獲得必要的最終用途特性規范，例如為使材料符合諸如“X7R”或“Z5U”標準等工業要求而必需的電容溫度系數(TCC)而進行的。
糊料中的玻璃可以是，例如Ca-Al硼硅酸鹽、Pb-Ba硼硅酸鹽、Mg-Al硅酸鹽、稀土硼酸鹽、和其他類似的玻璃組合物。諸如鍺酸鉛(Pb5Ge3O11)等高K玻璃-陶瓷粉末是優選的。
用于形成電極層的糊料可以是基于銅、鎳、銀、含銀貴金屬組合物、或這些化合物的混合物的任一種的金屬粉末。銅粉末組合物是優選的。
本說明書中所述的電容器結構可以是用多層電介質和電極制造的，以增大電容。
在上述示例中，電介質被描述成由絲網印刷厚膜糊料形成。但是其他方法，例如通過溶液涂布、在銅加工中澆鑄或濺射而沉積也是可用的。或者，可以涂電介質然后進行光限定。另外，介電層被描述成通過絲網印刷而形成。但是其他方法，例如通過濺射，電鍍或蒸鍍電極金屬而沉積在介電層表面上也是可用的。此外，可以使用光限定的糊料。
圖9A-9B示出了制造平面電容器層壓體的通用方法的側視圖。
圖9A是制造平面電容器層壓體320的第一階段在正視方向的剖面圖，該層壓體如圖9B中所示，其中提供了第一金屬箔310。例如，可以用銅、銅基材料和其他金屬制造箔310。優選的箔包括主要由銅組成的箔，例如反面處理的銅箔、雙面處理的銅箔、和常用于多層印刷電路板工業中的其他銅箔。一些適用銅箔的實例是從Olin Brass(Somers Thin Strip)和JEC獲得的銅箔。箔310的厚度可以在例如大約1-100微米的范圍內，優選是3-75微米，最優選是12-36微米，這對應于大約1/3和1盎司之間的銅箔。
漿料或溶液可以被澆鑄或涂布在箔310上、干燥并固化，從而形成第一介電層312，其結果是經過涂布的金屬箔300。層壓體的一個或多個介電層可以選自有機物、陶瓷、陶瓷填充的有機物、以及它們的混合物的層。如果糊料具有熱塑性，則可以通過在例如350℃下進行烘焙而實現固化。如果糊料是熱固性材料，則可以使用較高的固化溫度。如果聚合物傾向于只是部分固化以形成聚合物的“B”階段狀態，則可以通過例如在120-200℃下進行干燥而實現固化。
用于形成介電層312的溶液可以包括，例如溶解在溶劑中的聚合物。糊料可以包括，例如具有高介電常數(“高K”)填料/陶瓷填料或功能物相的聚合物-溶劑溶液。適用于糊料或溶液的聚合物可以包括但并不限于，例如環氧或聚酰亞胺樹脂。高K功能物相可以被定義為介電常數大于500的材料，且可以包括通式為ABO3的鈣鈦礦型化合物。適用的填料包括，例如晶狀鈦酸鋇(BT)、鈦酸鋇鍶(BST)、鋯鈦酸鉛(PZT)、鈦酸鉛鑭、鋯鈦酸鉛鑭(PLZT)、鈮酸鉛鎂(PMN)、和鈦酸鈣銅。填料可以是粉末形式的。一種適用的高K填料物相是從Ferro Corporation，TamCeramics或Fuji Titanium獲得的鈦酸鋇。
出于其他原因，介電常數低于500的功能物相也可能是適用的。這些材料可以包括鈦、鉭、鉿和鈮的氧化物。
如果電介質312是熱塑性的，或者只是部分固化的，則可以在熱量和壓力下將兩片經過涂布的金屬箔300以圖9A中箭頭所示方向層壓在一起，以形成附圖9B中所示的層壓結構320。
如果介電材料312是熱固性的，則可以將粘性薄層涂到一個或兩個介電層312上。商用熱固性電介質包括從E.I.du Pont de Nemours and Company獲得的聚酰亞胺級產品。
參見圖9B，層壓從層312形成單個電介質324。例如，制得的電介質324可以是一個薄層，它在層壓之后大約為4-25微米。平面電容器層壓體的一個實施方式是銅-電介質-銅層壓體。可以用來形成金屬-電介質-金屬結構的嵌入式電容器的材料和方法包括Vantico授權給Motorola的Probelec 81 CFP和經過樹脂涂布的箔產品，例如從Hitachi Chemical Company獲得的MCF 6000E、從Mitsui Metal andSmelting Co.，Ltd.獲得的MR-600、從Matsushita Electric Works，Ltd.獲得的R-0880、和從Sumitomo Bakelite Co.，Ltd.獲得的APL-4000。
形成電介質324的另一種方法可以是，在箔310上澆鑄經過填充或未經填充的熱塑性聚合物，并將未經涂布的第二箔直接層壓至經過填充的熱塑性聚合物。而又一種制造方法包括獨立地形成介電層324作為單個膜，并使用熱量和壓力將其層壓至第一箔310和第二箔310。再一種制造方法包括獨立地形成介電層324作為單個膜，并在所述獨立形成的介電層的兩側濺射金屬晶種層，然后采用無電或電解電鍍技術，在該晶種層上鍍敷其他金屬。適用的電容器層壓體包括從E.I.du Pont deNemours and Company獲得的InterraTMHK04系列、從E.I.du Pont de Nemours andCompany獲得的InterraTMHK 11系列、Sanmina授權的BC-2000和BC-1000層壓體、從Oak-Mitsui Technologies獲得的FaradFlex系列、從Rohm and Haas ElectronicMaterials獲得的InSiteTM嵌入式電容系列、從Gould Electronics獲得的TCCTM、和從3M獲得的C-Ply。
圖10A-10B示出制備用于制造電源芯線器件的平面電容器層壓體的通用方法的側視圖。
圖10A示出了圖9B的平面電容器層壓體320的側視圖。在每個箔310上涂光刻膠(在圖10A中未示出)。但是，只有一個光刻膠成像并顯影，以使只蝕刻一個箔310。然后采用標準印刷線路板加工條件剝離所有剩余的光刻膠。一種適用的光刻膠的示例是從E.I.du Pont de Nemours and Company獲得的Riston光刻膠。
圖10B示出了制得的經過蝕刻的層壓體340的側視圖，它示出了層壓體的一側具有通過蝕刻而清除的部分箔310，而其他箔310保持完整。
參見圖11，包含形成于箔上的厚膜電容器240的箔210被層壓至平面電容器層340。這種形成于箔上的電容器結構可以是反轉的，且箔的元件面被層壓至平面電容器層壓體340的蝕刻側，以形成如圖11中所示的電源芯線結構子部分。或者，形成于箔上的電容器結構的箔側可以被層壓至平面電容器層壓體的蝕刻側。例如，可以用FR4環氧預浸料坯360，采用標準印刷線路板處理進行層壓。在一個實施例中，可以使用環氧預浸料坯型106。適用的層壓條件可以是，在抽空至28英寸汞柱的真空室中，以185℃，208磅/平方英寸(表壓)處理1小時。硅橡膠壓力墊和平滑的PTFE填充玻璃剝離片可以與箔210和310接觸，以防止環氧樹脂將層壓片粘合在一起。介電預浸料坯和層壓材料可以是任何種類的介電材料，例如標準環氧樹脂、高Tg環氧樹脂、聚酰亞胺、聚四氟乙烯、氰酸酯樹脂、填充樹脂體系、BT環氧樹脂、和能提供絕緣的其他樹脂和層壓體。剝離片可以接觸箔，以防止環氧樹脂將電路層之間的層壓片粘合在一起。制得的子部分400一側被箔210密封，另一側被箔310密封。
本領域技術人員能夠理解，電源芯線的替代設計可以包括將所述單立電容器層元件側層壓至所述圖案化的平面電容器層壓體。這些方法需要不同的蝕刻圖案化和通路形成，以連接合適的層。這些替代設計可以達到相同的設計要求。
可以對上述器件實施例(即面向下)使用另一種蝕刻圖案來產生相似的電氣功能。參見圖12，在層壓之后，將光刻膠涂到形成于箔上的電容器箔210和平面電容器箔310。光刻膠被成像、顯影，并且蝕刻金屬箔，并采用標準印刷線路板加工條件剝離光刻膠。蝕刻在箔210中形成溝道265，它切斷第一電極230和箔210之間的電接觸，從而從箔210形成第二電極270。還可以從箔210形成可用作信號電路的任何相關聯的電路。蝕刻還在平面電容器箔310上形成電極280和相關聯電路。
應當理解，電源芯線500可包括另外的層，或者可通過其他的層壓順序來形成，例如首先將圖10中所示平面電容器層壓體340的成像側層壓至其他印刷線路板層，在未成像的箔310上涂光刻膠，蝕刻箔，剝離光刻膠，然后將嵌入式單立電容器層層壓至平面電容器層壓體。
圖13表示在將另外的層壓體360和焊料掩模215添加到圖12中示出的制品并且鉆孔并電鍍通孔295以產生電源芯線器件600的成品實施例之后在正視方向上的剖面圖。包括平面電容器層壓體340和嵌入式單立電容器240的電源芯線結構600可結合到多種封裝中，稱作“電源芯線封裝”。電源芯線封裝可以是印刷電路板、IC封裝、模塊、插板等。
本發明的電源芯線器件包括通過至少一個信號層互連的電源芯線結構。該器件可包括一個以上的信號層，其中這些信號層通過導電通路連接。
本發明中可采用垂直互連的例子(通路-填充、印刷、蝕刻、電鍍凸塊)，其中各個層是單獨制造的，然后在一個步驟中層壓。
本發明的器件可選自插板、印刷電路板、多芯片模塊、區域陣列封裝、封裝上系統、封裝內系統等等。
權利要求
1.一種包括電源芯線的器件，所述電源芯線包括含有至少一個嵌入式單立電容器的至少一個嵌入式單立電容器層，其中所述嵌入式單立電容器至少包括一個第一電極和一個第二電極，并且其中所述嵌入式單立電容器定位在所述電源芯線的外層上，而所述電容器的第一和第二兩個電極定位在所述電源芯線的外層上，以使半導體器件的至少一個Vcc(電源)端子和至少一個Vss(接地)端子分別直接連接到至少一個第一和至少一個第二電極。
2.如權利要求1所述的器件，其特征在于，所述半導體器件是微處理器。
3.如權利要求1所述的器件，其特征在于，所述至少一個單立嵌入式電容器并聯連接至至少一個平面電容器層壓體，其中所述平面電容器層壓體用作低電感通路以向所述嵌入式單立電容器提供電荷。
4.如權利要求1所述的器件，其特征在于，所述電源芯線互連到至少一個信號層。
5.一種制造器件的方法，包括提供至少一個具有圖案化側和未圖案化側的平面電容器；提供至少一個箔結構，所述箔結構包含至少一個具有箔側和元件側的形成在箔上的單立電容器；以及將所述形成在箔上的結構的所述箔側層壓至所述平面電容器結構的所述圖案化側，蝕刻所述形成在箔上的結構的所述箔側并蝕刻所述平面電容器結構的未圖案化側，從而形成電源芯線；以及形成至少一個信號層作為所述電源芯線的一部分。
6.如權利要求5所述的方法，其特征在于，所述信號層是通過將介電層涂到所述電源芯線的平面電容器表面上來形成的；在所述介電層上形成包含一根或多根信號線的電路；以及形成包含所述信號線的層間導電互連。
7.如權利要求6所述的方法，其特征在于，所述層間導電互連是導電通路。
8.如權利要求1到4中的任一項所述的器件，其特征在于，另外的無源元件連接至所述電源芯線并在所述電源芯線的外部。
全文摘要
一種包含電源芯線的器件，所述電源芯線包括包含至少一個嵌入式單立電容器的至少一個嵌入式單立電容器層，其中所述嵌入式單立電容器至少包括第一電極和第二電極，并且其中所述嵌入式單立電容器定位在電源芯線的外層上，且該電容器的第一和第二兩個電極定位在該電源芯線外層上，以使半導體器件的至少一個Vcc(電源)端子和至少一個Vss(接地)端子分別直接連接到至少一個第一和至少一個第二電極上。
文檔編號H05K1/18GK1953169SQ200610137380
公開日2007年4月25日 申請日期2006年10月20日 優先權日2005年10月21日
發明者W·J·勃蘭, S·弗格森 申請人:E.I.內穆爾杜邦公司