專利名稱：折疊封裝上的選擇性參考平面橋路的制作方法
領域電路封裝。
背景電路管芯或芯片通常作為單獨的預封裝單元提供。典型的芯片具有扁平矩形主體，其正面具有用于連接到芯片的內部電路的觸點。單獨的芯片通常安裝到襯底或芯片載體(襯底封裝或支持電路)上，后者又安裝在如印刷電路板之類的電路板上。
已經開發了多芯片模塊，在其中，可能具有相關功能的若干芯片通常附加到公共電路板并由公共封裝來保護。這種方法的一個優點是節省原本由獨立芯片封裝浪費的空間。但是，大部分多芯片模塊設計采用并排設置在平面電路板表面上的單層芯片。在“倒裝芯片”設計中，芯片的一面面對電路板的一面，并且芯片上的觸點通過焊球或其它連接元件結合到電路板。倒裝芯片設計提供較緊湊的布置，其中各芯片占用電路板上等于或略大于芯片面的面積的一個面積。
除了上述封裝技術之外，還提出了疊層型封裝系統。在疊層型封裝系統中，芯片安裝到薄膜載體上，以及薄膜載體被層疊到襯底上并連接。例如，芯片可安裝在一般是撓性的帶上，以及帶被層疊到電路板。例如以上所述的撓性襯底封裝通常具有單金屬層，用于把信號提供給芯片和/或從芯片提供給板。單金屬層布線到適合用于連接到板的襯底的表面上的觸點結構。
還提出了可包含多個芯片的撓性襯底。在這種配置中，芯片安裝到撓性襯底(例如帶)的第一部分，以及一個或多個附加芯片安裝在撓性襯底的其它部分。撓性襯底則可折疊，使得安裝到撓性襯底的芯片可在疊加或堆疊布置中對齊。
封裝(例如芯片和襯底)的性能評估用來表征封裝的功能(例如頻率功能)以及對其分類。當信號頻率增加時，襯底的構成起更大的作用。例如，關鍵輸入/輸出(I/O)和時鐘/選通跡線對于信號完整性需要受控的跡線阻抗。控制跡線阻抗的一種方式是采用襯底上的地平面。地平面通常是襯底的一面上的金屬材料覆蓋層。對于可折疊襯底，覆蓋地平面可能影響可折疊性。
附圖簡介通過以下詳細描述、所附權利要求以及附圖，本發明的實施例的特征、方面和優點將變得更為清楚，附圖包括
圖1說明具有兩個芯片的可折疊封裝的示意側視圖。
圖2說明未折疊狀態的圖1的封裝襯底的示意頂視圖。
圖3說明未折疊狀態的圖1的襯底封裝的示意底視圖。
圖4說明圖1的襯底封裝的一部分的截面側視圖。
圖5說明根據另一個實施例的可折疊襯底封裝一側的示意圖。
圖6說明利用包括圖1的可折疊封裝的板的裝置。
詳細說明圖1表示包括支持電路或封裝襯底以及安裝在其上的兩個芯片的封裝的示意側視圖。在一個實施例中，封裝100包括具有安裝在其上的芯片110和芯片120的撓性襯底125。在這個實例中，芯片110和芯片120安裝到襯底125的相同側。圖1說明折疊配置的封裝100(表示為反“C”)。大家理解，封裝100可包括襯底125，其中具有適合例如通過襯底125中的附加折疊(例如三個襯底的“S”形等)來安裝疊加(堆疊)配置的附加芯片的面積。也可在需要時采用除疊加之外的配置。所示的疊加配置的一個優點在于，可通過Z維空間的使用來減小封裝100占用的XY面積。
在一個實施例中，襯底125是撓性襯底。適合用于撓性襯底的材料包括聚酰亞胺材料，例如厚度大約25至50微米的KAPTONTM聚酰亞胺材料。在這個實例中，襯底125的第一面130包括用于支撐芯片110和芯片120、并把芯片電連接到襯底125的區域。襯底125代表性地包括具有網格陣列以支撐芯片110和芯片120到襯底125的倒裝焊接(例如通過焊接觸點)的區域。在這種情況中，芯片110和芯片120包括連接到芯片中的電路的一面上的觸片。或者，芯片110和芯片120可具有沿一面的一個或多個邊緣設置的觸點，以便允許芯片到襯底125的線路接合。
圖1說明折疊狀態的襯底125，它形成如圖所示的倒“C”，其中具有支撐疊加芯片的區域。襯底125包括接受襯底的折疊或彎曲的褶皺區域115。褶皺部分115在一種意義上把襯底125分為兩個部分。
圖2說明圖1所示的撓性襯底125的示意頂視圖。在該圖中，撓性襯底125處于未折疊或一般是平面的配置。在這個實施例中，襯底125的表面130包括多個附著部位，芯片可在這些附著部位附著到襯底125。圖2代表性地說明分別接納芯片110和芯片120的第一附著部位140和第二附著部位145。為了清楚地說明，第一附著部位140和第二附著部位145在圖2中表示為可見矩形區域。實際上，第一附著部位140和第二附著部位145不需要具有可見邊界。
參照圖2，第一附著部位140和第二附著部位145包括其中的接觸點150。接觸點150可對應于芯片110或芯片120上相應的一些接觸點，供相應芯片電連接到襯底125。在一個實施例中，跡線155和跡線160從相應的一些接觸點150延伸在第一附著部位140與第二附著部位145之間。如圖所示，跡線155和跡線160可提供分別電連接在第一附著部位140和第二附著部位145的芯片110與芯片120之間的電通信。在這個實例中，在第一附著部位140上示出的附加接觸點170和跡線175可用于把封裝100電連接到板、如印刷電路板上。接觸點170代表性地可用于連接電源、地和/或封裝100與板(例如印刷電路板)之間的信號傳送電路。跡線175可連接到襯底125的表面135(與表面130相對)上的導電接觸點。在這個實施例中，接觸點170和跡線175表示為襯底125上的多個接觸點和跡線的一部分。例如，多個跡線可由總線連接在一起，或者用作到各芯片的公共電源/地線。在其它實施例中，所有跡線到達襯底125的表面135上的各個接觸點。
圖2說明未折疊或一般是平面的(XY)配置中的襯底125。在一個實施例中，褶皺區域115設置在第一附著部位140與第二附著部位145之間。跡線155和跡線160在襯底125上縱向延伸，并橫向通過褶皺區域115。
在圖2所示的實施例中，跡線155和跡線160被分隔開。在該圖解中，跡線155作為一組沿封裝125的周邊縱向延伸。另一方面，如圖所示，跡線160縱向延伸通過襯底125的中心或中間區域。在一個實施例中，對于特定應用，跡線160對應于傳送比跡線155傳送的信號更易受到阻抗變化影響的信號的跡線。在這一個實例中，關鍵輸入/輸出(I/O)和時鐘/選通跡線及其它高速頻率信號(例如大于50兆赫茲(MHz))代表性地可組合為通過襯底125的中心部分的跡線160。圖2表明跡線160的集體橫向寬度W2小于襯底125的橫向寬度W1。
圖3說明包括第二表面135的襯底125的第二側。圖3說明在表面135上具有多個可接入的接觸點的襯底125的第二表面135。在一個實施例中，接觸點185與鄰近第一接觸區域140的區域對應。在一個實施例中，接觸點185可通過焊接被連接到板、如印刷電路板。大家理解，雖然僅示出幾個接觸點185，但多個接觸點可延伸通過襯底125，并在襯底125的表面135上可見。
圖3還說明與接受折疊的襯底125的區域對應的襯底125的褶皺部分115。圖3還說明作為襯底125的第一部分的表面135之上或者附近的連續主體的參考平面180A以及作為襯底125的第二部分的表面135之上或者附近的連續層的參考平面180B。在一個實施例中，參考平面180A和參考平面180B處于相同的平面，可能通過單覆蓋金屬層形成。參考平面180A和180B通過一個或多個橋路連接，在襯底125的表面135之上或附近形成連續層(例如連續平面)。如圖所示，在一個實施例中，參考平面180B在與信號線可從其中延伸在第二附著部位145與褶皺部分115之間的區域對應(例如與信號線可穿過芯片110與芯片120之間的區域對應)的區域上延伸。參考平面180A對應于信號線可從其中延伸在第一附著部位140與褶皺部分115之間的區域。大家理解，在其它實施例中，參考平面180A和參考平面180B可在襯底125的更多區域上延伸。
在圖3所示的實施例中，示出單個橋路、即橋路180C。在這個實施例中，橋路180C具有空間上對齊橫向寬度W2的橫向寬度W3，與襯底125的相對側中的跡線160(參見圖2)對應。由參考平面180A、參考平面180B和橋路180C組成的共同參考平面可通過到電路板上的一個或多個觸點的連接來接地，從而形成地平面。這樣，可能對阻抗變化更敏感的信號可通過跡線160在空間上與通過褶皺115的地平面橋路對齊，以便控制跡線阻抗變化。
在以上具體參照圖2和圖3所述的實施例中，說明了參考平面180A與參考平面180B之間的單個橋路。這樣，襯底125可比采用其橫向寬度W4相當于如圖所示的參考平面180A或參考平面180B的寬度或者襯底125的橫向寬度的參考平面更易于通過褶皺區域115折疊。在制作通過襯底125的橫向寬度的中心部分設置的參考平面橋路時，在所述實施例中，對于特定應用可能對阻抗變化敏感的信號可通過與通過襯底125的橫向寬度的中心的橋路180C空間對齊的跡線來路由。大家理解，一個或多個橋路不需要設置在襯底的中心或者接近其中心，而是也可相應地隔開，或許容納敏感信號的跡線路由的優選位置。
仍然參照圖3，由參考平面180A、參考平面180B和橋路180C組成的共同參考平面表示為在襯底125的表面135附近或之上。共同參考平面可通過板(例如印刷電路板)連接被連接到地。圖3代表性地說明接觸點1851，它可或許通過焊接被連接到印刷電路板，從而使共同參考平面通過板接地。圖3還說明接觸點1852、1853和1854，它們可用于在封裝125與板之間傳送電力或信號。如圖所示，接觸點1852、1853和1854沒有直接接觸參考平面180A，而是通過區域190(例如反襯墊)與參考平面180A分隔。
圖4說明圖1所示并參照圖2和圖3及所附文本詳細描述的襯底的一部分的截面側視圖。具體來說，圖4說明具有通過表面130與表面135之間的襯底形成的接觸的襯底125的一部分。代表性地描述對地的接觸點。
參照圖4，襯底125包括厚度大約為25至50微米的聚酰亞胺材料的絕緣體225。襯底125的第一表面130包括接觸點和參考及信號跡線(例如參見圖2)。例如由接合到絕緣體225的銅箔形成接觸點和參考及信號跡線。適當的銅箔代表性地為大約12微米厚。例如通過在預期圖案中掩蔽銅箔，蝕刻箔的未掩蔽部分，然后移去掩模以暴露預期接觸點和跡線，接觸點和跡線可形成圖案。
參照圖4，襯底125的一面135還可包括形成圖案作為如上所述的共同參考平面的銅箔。利用圖3的實例，銅箔將形成圖案為參考平面180A、參考平面180B和在褶皺區域上的橋路180C。一旦共同參考平面形成圖案，可通過鉆接觸通孔、然后用銅材料對通孔電鍍作為接觸結構，可形成到襯底125的表面130上的跡線的接觸點。圖4說明通過絕緣體225形成到第一表面130的接觸區230。接觸區230在面135上的厚度代表性地可為大約15微米。
圖5說明封裝襯底的另一個實施例。例如，襯底325是可折疊襯底。圖5說明未折疊或一般是平面的配置中的襯底325。圖5說明與襯底的接地面對應的面335。面335包括分別作為襯底325的平面中(例如包括在表面335上)的第一部分和第二部分上的連續層的參考平面380A和參考平面380B。參考平面380A和參考平面380B通過橋路380C和橋路380D連接。在這個實施例中，參考平面380B作為連續層在對應于附著部位的區域與褶皺部分315之間延伸(例如與信號線可穿過襯底325的表面上的芯片之間的區域對應)。類似地，參考平面380A作為連續層在對應于附著部位的區域與褶皺部分315之間延伸。橋路380C和橋路380D設置成在空間上與例如襯底325的相對面上穿過褶皺區域315的跡線、特別是對于特定應用可能易受到阻抗變化的影響的跡線對齊。橋路380C和橋路380D的橫向寬度選擇成滿足在另一側布線的跡線的跡線間距以及允許襯底325的折疊或褶皺。橋路380C和橋路380D中的一個或兩個的橫向寬度代表性地小于參照圖3及所附文本所述的橋路180C的橫向寬度。
圖6說明包括諸如印刷電路板等的板的裝置的一個實施例。裝置400的板410包括上述封裝100的一個實施例。裝置400代表性地為移動電話。大家理解，移動電話只是可能包括采用如上所述封裝、可能在多芯片模塊封裝的環境中的微處理器的適當系統的一個實例。板410還包括其它可能的互連組件，在本例中它們對于操作移動電話可能是必要的，例如電源420、存儲器430和其它外圍組件。通過利用經由可折疊封裝允許疊加芯片組裝的封裝，芯片封裝或多芯片封裝的XY尺寸可減小。
在前面段落中描述了具體的實施例。但是顯然可對其進行各種修改及變更，而沒有背離權利要求的廣義精神及范圍。因此，說明書和附圖應看作是說明性而不是限制性的。
權利要求
1.一種裝置，包括具有適合作為至少一個集成電路的支持電路的尺寸的襯底，所述襯底包括定義第一縱向部分和第二縱向部分的橫向延伸的褶皺區域；多個導電跡線，分布在所述襯底的第一分布平面中，并橫向穿過所述第一部分與所述第二部分之間的所述褶皺區域；所述襯底的所述第一部分的第二分布平面中的導電材料的第一連續層，以及所述襯底的所述第二部分的所述第二分布平面中的導電材料的第二連續層；至少一個導電橋路，橫向穿過所述第二分布平面中的所述褶皺區域，并耦合到所述第一連續層和所述第二連續層，所述橋路的橫向寬度小于所述第一連續層和所述第二連續層其中之一；以及至少一個外部可接入接觸點，耦合到所述第一連續層和所述第二連續層中的至少一個。
2.如權利要求1所述的裝置，其特征在于，所述橋路通過在空間上與所述第一分布平面的區域對齊的所述第二分布平面的區域穿過所述褶皺區域，少于所述多個導電跡線的整個部分通過所述第一分布平面的所述區域橫穿所述褶皺區域。
3.如權利要求2所述的裝置，其特征在于，所述多個導電跡線對于特定應用可分類為對阻抗變化敏感的導電跡線以及對阻抗變化不敏感的導電跡線，以及所述少于所述多個導電跡線的整個部分的跡線包括對阻抗變化敏感的跡線。
4.如權利要求1所述的裝置，其特征在于，包括多個導電橋路，它們橫向彼此間隔，并且在空間上與所述多個導電跡線的相應部分橫穿所述褶皺區域時通過的所述第一分布平面的相應區域對齊。
5.如權利要求1所述的裝置，其特征在于，還包括在所述第一部分上的多個外部可接入接觸點，它們耦合到所述多個導電跡線，并且配置成通過所述多個導電跡線中的相應跡線在所述第一部分上的集成電路器件之間路由信號。
6.如權利要求1所述的裝置，其特征在于，所述襯底包括撓性材料。
7.如權利要求6所述的裝置，其特征在于，所述撓性材料包括聚酰亞胺。
8.一種裝置，包括集成電路，包括多個器件和外部可接入信號電路；以及具有適合作為至少所述集成電路的支持電路的尺寸的襯底，所述襯底包括定義第一縱向部分和第二縱向部分的橫向延伸褶皺區域，多個導電跡線，分布在所述襯底的第一分布平面中且耦合到所述集成電路，并橫向穿過所述第一部分與所述第二部分之間的所述褶皺區域，所述襯底的所述第一部分的第二分布平面中的導電材料的第一連續層，以及所述襯底的所述第二部分的所述第二分布平面中的導電材料的第二連續層，以及至少一個導電橋路，其橫向寬度小于所述第一連續層和所述第二連續層其中之一的橫向寬度，橫向穿過所述第二分布平面中的所述褶皺區域，并耦合到所述第一連續層和所述第二連續層。
9.如權利要求8所述的裝置，其特征在于，所述襯底還包括至少一個外部可接入接觸點，所述接觸點耦合到所述第一連續層和所述第二連續層中的至少一個。
10.如權利要求8所述的裝置，其特征在于，所述襯底通過第一多個外部可接入接觸點耦合到所述集成電路，以及所述襯底還包括耦合到所述導電跡線的不同的第二多個外部可接入接觸點。
11.如權利要求8所述的裝置，其特征在于，所述橋路通過在空間上與所述第一分布平面的區域對齊的所述第二分布平面的區域穿過所述褶皺區域，少于所述多個導電跡線的整個部分通過所述第一分布平面的區域橫穿所述褶皺區域。
12.如權利要求8所述的裝置，其特征在于，所述集成電路包括耦合到所述襯底的所述第一部分的第一集成電路，以及所述裝置包括耦合到所述襯底的所述第二部分的第二集成電路。
13.一種裝置，包括外殼；印刷電路板，耦合到所述外殼并設置在其中；封裝，耦合到所述印刷電路板，所述襯底封裝包括集成電路和襯底，所述襯底包括由所述襯底中的褶皺定義的第一縱向部分和第二縱向部分，多個導電跡線，分布在所述襯底的第一分布平面中且耦合到所述集成電路，并在所述第一部分與所述第二部分之間延伸，所述襯底的所述第一部分的第二分布平面中的導電材料的第一連續層，以及所述襯底的所述第二部分的所述第二分布平面中的導電材料的第二連續層，所述第二分布平面中的至少一個導電橋路，橫向穿過少于整個褶皺，并耦合到所述第一連續層和所述第二連續層，以及接觸點，耦合到所述第一連續層和所述第二連續層中的至少一個，并耦合到所述印刷電路板的參考點；以及存儲芯片，耦合到所述印刷電路板。
14.如權利要求13所述的裝置，其特征在于，所述印刷電路板的所述參考點是地參考點。
15.如權利要求13所述的裝置，其特征在于，所述橋路通過在空間上與所述第一分布平面的區域對齊的所述第二分布平面的區域穿過所述褶皺區域，少于所述多個導電跡線的整個部分通過所述第一分布平面的所述區域橫穿所述褶皺區域。
16.一種方法，包括形成具有用于至少一個集成電路的支持電路的尺寸的襯底，所述襯底包括定義第一縱向部分和第二縱向部分的橫向延伸的褶皺區域；在所述襯底的第一表面上將多個導電跡線形成圖案，所述多個導電跡線的一部分橫向穿過所述第一部分與所述第二部分之間的所述褶皺區域；在所述襯底的所述第一部分的第二分布平面中與所述第一表面相對的所述襯底的第二表面上形成導電材料的連續層，以及在所述襯底的所述第二部分的所述第二分布平面中形成導電材料的第二連續層；將所述連續層形成在所述襯底的所述第一縱向部分上的第一連續層部分、在所述第二縱向部分上的第二連續層以及至少一個導電橋路的圖案，所述導電橋路橫向穿過少于整個褶皺區域，并耦合到所述第一連續層和所述第二連續層；以及形成到所述第一連續層和所述第二連續層中的至少一個的至少一個外部可接入接觸點。
17.如權利要求16所述的方法，其特征在于，將多個導電跡線形成圖案包括將對于特定應用來說對阻抗變化敏感的導電跡線以及對阻抗變化不敏感的導電跡線形成圖案，以及所述多個導電跡線中對阻抗變化敏感的導電跡線形成的圖案在空間上與至少一個導電橋路對齊。
18.如權利要求16所述的方法，其特征在于，將所述連續層形成圖案包括將彼此間隔開并且各橫向穿過少于所述整個褶皺區域的多個橋路形成圖案。
全文摘要
一種裝置，包括具有適合作為至少一個集成電路的支持電路的尺寸的襯底，襯底包括定義第一和第二縱向部分的橫向延伸的褶皺區域；多個導電跡線，分布在襯底的第一分布平面中，并橫向穿過褶皺區域；分別在襯底的第一部分和第二部分的第二分布平面中的導電材料的第一和第二層；第二分布平面中的至少一個導電橋路，橫向穿過少于整個褶皺區域，并耦合到第一連續層和第二連續層；以及至少一個外部可接入接觸點，耦合到第一和第二層中的至少一個。一種形成支持電路以及包括封裝的系統的方法。
文檔編號H05K1/00GK1795555SQ200480014568
公開日2006年6月28日 申請日期2004年5月21日 優先權日2003年6月2日
發明者G·里德, E·杰克 申請人:英特爾公司