用于集成電路應用的鑭系分層超晶格材料的制作方法

專利名稱：用于集成電路應用的鑭系分層超晶格材料的制作方法
技術領域：
本發明涉及用于在集成電路(IC)中使用的鐵電和高介電常數材料，特別是涉及分層超晶格材料，如分層鈣鈦礦。
2.背景技術人們已經設想了至少50年的時間，認為可能會設計出這樣一種存儲器，其中存儲元件是鐵電場效應晶體管(FET)。參看OrlandoAuciello、James F.Scott和Ramamoorthy Ramesh的“The Physics ofFerroelectric Memories”，Physics Today，1998年7月，第51卷第7期，第22-27頁。在大約十年前發現分層超晶格材料的低疲勞特性之前，人們一直認為生產可工作的鐵電存儲器是很難的。參看1996年5月21日授予Paz de Araujo等人的美國專利No.5,519,234。分層超晶格材料的兩種普通的細類是公知的。一種眾所周知的細類是在其多層中的一層是類鈣鈦礦，它們通常被稱作“分層鈣鈦礦”。另一種眾所周知的細類是包括所有的分層超晶格材料，這些材料包含鉍，它們通常被稱作“鉍分層材料”或“Bi-分層材料”。分層超晶格材料也已被證實了在集成電路中用作高介電常數材料方面是很有用的。參看上面參考的專利No.5,519,234和Paz de Araujo等人2001年10月11日提交的美國專利申請序列號No.09/686,552。
盡管在上述專利和其后的其它文獻中公開的分層超晶格材料已經使鐵電存儲器在商業上變得可行，并且已經證實其在例如FET和DRAMS中用作高介電常數材料是有用的，但是這些材料通常需要與阻擋層和其它的防止其中的材料向半導體和傳統集成電路裝置如MOSFET中的其它材料遷移的結構一起使用，上述裝置通常與分層材料組合使用。此外，在現有技術的參考文獻中描述的分層超晶格材料通常只能在600℃到850℃范圍內的相對較高的溫度下形成，而可以在該范圍的較低部分內制成的材料通常在關鍵的電特性，如介電常數和極化率方面是很差的。此外，盡管現有技術中分層超晶格材料的電子性能足夠生產優良的商用設備，但這些性能使得制造過程必須非常仔細地進行控制以得到優良的產品。例如，盡管在實驗室中，現有技術的分層超晶格材料可以生產出極化率高達2Pr，30微庫侖/平方厘米(μC/cm2)，但由于商業化生產過程的局限性導致極化率只有大約12μC/cm2到18μC/cm2。由于對于可行的存儲器需要至少7μC/cm2的極化率，并且優選的是具有大約12μC/cm2的極化率，所以在生產過程中沒有多少允許出現偏差的余量。因此，還是需要與傳統集成電路的材料和結構更兼容的分層超晶格材料，其能夠在更低的溫度下形成，并具有更好的電子性能。

發明內容
本發明通過提供分層超晶格材料解決了上述問題，該材料包含以下元素鈰(Ce)、鐠(Pr)、釹(Nd)、钷(PM)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(TM)、鐿(Yb)和镥(Lu)。這些元素可以是分層超晶格材料中的A位(A-site)元素或超晶格發生器(superlattice generator)元素，但優選的是，它們占用了A位晶格點或部分地替換了鉍分層材料中的鉍。在后一種情況下，也可以使用鑭。優選地，它們還用于與下列元素中一種或多種組合鍶、鈣、鋇、鉍、鎘、鉛、鈦、鉭、鉿、鎢、鈮、鋯、鉍、鈧、釔、鑭、銻、鉻、鉈、氧、氯和氟。
根據本發明的新的材料可以是鐵電體或順電體，即，正常的電介體。優選地，它們用在存儲器、電容器和包括FET、鐵電FET、MOSFET的晶體管中，但也可以用在其它的集成電路器件中，如異質結雙極晶體管、BiCMOS器件、紅外感應單元和其它的IC器件。
本發明提供了一種集成電路，包括襯底；和形成在襯底上的分層超晶格材料的薄膜，該薄膜包括從下面的組中選出的元素，該組元素包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥。優選地，該分層超晶格材料的薄膜還包括鉍。優選地，該分層超晶格材料的薄膜還包括鈦。優選地，該元素包括鈰、釹、鏑或釓。優選地，薄膜是鐵電體。優選地，薄膜形成存儲器的一部分。
根據另一個方面，本發明提供了一種集成電路，包括襯底；和形成在襯底上的分層超晶格材料的薄膜，該分層超晶格材料包括A位元素、B位元素、超晶格發生器元素和陰離子，A位元素包括從下面的組中選出的元素，該組元素包括鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥。
根據進一步的方面，本發明提供了一種集成電路，包括襯底；和形成在襯底上的分層超晶格材料的薄膜，該薄膜具有通式Am-1(Bi1-xLanx)2MmO3m+3，其中A是A位元素，M是B位元素，O是氧，m是整數或分數，Lan表示從下面的組中選出的一種或多種材料，該組材料包括鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥，并且0＜x＜1。優選地，該分層超晶格材料具有通式(Bi1-xLanx)4Ti3O12。優選地，0.1≤x≤0.9。最優選地，0.1≤x≤0.5。優選地，該通式包括A(Bi1-xLanx)2Ta1-yNbyO9，其中A＝Sr、Ca、Ba或Pb，并且1≤y≤0。可選擇地，該通式包括(Bi1-xLanx)2Bi4Ti3O15。在進一步的實施例中，該通式包括A(Bi1-xLanx)4Ti4O15，其中A＝Sr、Ca、Ba或Pb。在另一個實施例中，該通式優選地包括A2(Bi1-xLanx)4Ti5O18，其中A＝Sr、Ca、Ba或Pb。在又一個實施例中，該通式包括(Az-1Lan[2/3]z)m-1Bi2MmO3m+3，其中，A是除了鑭系元素的A位元素，M是B位元素，Lan是鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥中的一個或多個，0＜z≤1，并且m是整數或分數；在這個實施例中，優選地，0.1≤z≤0.9，最優選地，0.1≤z≤0.5。在這個實施例中，通式優選地包括Lan2/3Bi2TayNb1-yO9，其中0≤y≤1。在另一個實施例中，通式包括(A1-zLan[2/3]z)m-1(Bi1-xLanx)2MmO3m+3，其中0＜z≤1；在這個實施例中，通式優選地包括(Bi1-zLanz)2/3(Bi1-xLanx)2B2O9，其中B是B位元素。在所有的前述實施例中，優選地，分層超晶格材料的薄膜包括鈦。優選地，在上述實施例中，Lan優選地表示鑭、釹、鏑、鈰或釓。而且，薄膜優選地是鐵電體，并且薄膜形成了存儲器的一部分。
根據另一方面，本發明提供了一種集成電路，包括襯底；和形成在襯底上的鉍分層材料的薄膜，其中鑭系元素部分地替換了鉍分層材料中的鉍。
根據又一個方面，本發明提供了一種制造存儲器件的方法，該方法包括提供襯底；在襯底上形成存儲單元，在襯底上形成存儲單元的過程包括自發地形成薄膜形式的分層超晶格材料結構，該分層超晶格材料包括從下面的組中選出的元素，該組元素包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥；以及在襯底上完成存儲器。優選地，分層超晶格材料還包括鉍。優選地，分層超晶格材料還包括鈦。優選地，元素包括鑭、釹、鈰、鏑或釓。優選地，分層超晶格材料是鐵電體。
根據另一方面，本發明還提供了一種制造集成電路的方法，所述方法包括提供襯底；在襯底上形成分層超晶格材料的薄膜，該分層超晶格材料包括從下面的組中選出的元素，該組元素包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥；以及在襯底上完成集成電路。
根據另一個方面，本發明提供了一種制造鐵電存儲器的方法，該方法包括在襯底上形成第一電極；在第一電極上形成鐵電分層超晶格材料的薄膜，該分層超晶格材料包括從下面的組中選出的元素，該組元素包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥；以及在鐵電分層超晶格材料上形成第二電極。
根據另一個方面，本發明提供了一種制造鐵電分層超晶格材料的方法，該方法包括下列步驟提供襯底；提供液態前體(precursor)，該液態前體包括多種適合于形成分層超晶格材料的金屬，這些金屬包括從下面的組中選出的元素，該組元素包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥；將前體液體施加至襯底；在襯底上處理前體，以在第一襯底上形成包含金屬的分層超晶格材料。優選地，前體液體包括從由金屬醇鹽(metal alkoxide)和金屬羧酸鹽(metalcarboxylate)組成的組中選出的金屬化合物。優選地，前體液體包括金屬化合物，該金屬化合物包括在所述組中的所述金屬中的一種的醇鹽。優選地，液態前體包括辛烷。優選地，施加和處理過程包括有機金屬化學氣相沉積(MOCVD)。優選地，在從500℃到850℃的溫度下執行MOCVD，最優選地是在從500℃到700℃的溫度下進行。優選地，處理過程包括從下面的組中選出的處理置于真空中、置于紫外線輻射下、電還原(electrical poling)、烘干、加熱、烘烤、快速熱處理(RTP)和退火。優選地，處理過程包括在300℃或更低的溫度下烘干。優選地，處理過程包括在從500℃到750℃的溫度下進行爐內退火。優選地，處理過程包括在從500℃到750℃的溫度下的RTP。可選擇地，施加過程包括旋壓處理或霧化沉積(misteddeposition)處理。優選地，分層超晶格材料還包括鉍。優選地，前體包含超過形成分層超晶格材料所需的化學計量的鉍。優選地，分層超晶格材料還包括鈦。優選地，元素包括鑭、釹、鈰、鏑或釓。
本發明不僅提供了與傳統集成電路元件更兼容的鐵電存儲器，還提供了一種更可制造且與環境更兼容的器件。由下文接合附圖所給出的詳細說明中將使本發明的其它特征、目的和優點變得更明顯。


圖1示出了根據本發明的鐵電FET存儲單元的一個優選實施例的橫截面圖；圖2說明了根據本發明的FET的柵極結構的一個替換實施例；圖3是具有根據本發明的場效應晶體管和電容器的DRAM或FERAM存儲單元的橫截面圖；圖4是根據本發明的MFM-MIS FET的一個替換實施例的橫截面圖；圖5示出了鐵電存儲器的一個替換實施例的一部分，其中存儲單元的組串聯連接；圖6是根據本發明的集成電路存儲器的電路框圖，其應用了諸如圖1-4中所示的存儲單元或如圖5中所示的單元組；和圖7是根據本發明制造鐵電存儲器的方法310的制造步驟的流程圖。
具體實施例方式
1.綜述如上面提到的，并如下面詳細討論的，本文中稱作“分層超晶格材料”的材料特別適合在集成電路裝置，特別是集成電路存儲器中使用。在下面的第2部分中，我們將給出對分層超晶格材料和用在本發明的材料中的特別新穎的化學元素的概括性的討論。第2部分還包括對使用了本發明的材料的示例性裝置的討論。在第3部分中，將公開包括上述新穎元素的分層超晶格材料的示例性的模式。這些示例性模式提供的電子性能優于現有技術中分層超晶格材料的電子性能，特別是遠遠地優于任何現有技術中的鐵電材料。在第4部分中，將提供包含有本發明的材料的集成電路裝置的制造實例。
2.本發明的示例性結構和材料直接參照圖1，其示出了根據本發明的鐵電FET 40的橫截面圖。FET 40包括一個相對較復雜的FET結構，這樣設計是為了能在一個圖中說明出可以與典型的鐵電FET(FeFET)相關的所有層。但是，應該理解的是，除了柵電極58和鐵電層57以外，其它所有的層都是可以任選的。FET 40包括襯底41，其優選的是P型硅，但是也可以是其它任意一種合適的半導體，如砷化鎵、硅鍺等等。優選為n型阱的深阱43形成在襯底41內，優選為p型阱的較小深度的阱45形成在阱43內。優選為n型的摻雜有效區域42和44形成在阱45內。由于根據施加到有效區域42和44上的相對電壓，42和44可以或者是源極或者是漏極，所以我們通常稱本文中的這些有效區域42和44為源極/漏極。優選的也是n型的溝道區域46沒有源極/漏極42和44的摻雜程度大，其形成在源極/漏極42和44之間。柵極結構61形成在襯底41上在溝道區域46的上方。在優選的實施例中，柵極結構61是多層結構，盡管通常它不包括如圖1所示的從51到58的所有的層。也就是說，圖1中所示的柵極結構61意在說明可能包括在該結構中的所有的層。所包含的基本的層是絕緣層50、浮動柵極層59、鐵電分層超晶格材料層57和柵電極層58。通常被稱為“柵氧化物(gateoxide)”的絕緣層50被示出是一種多層結構，其包括層51、52和53，每層都是不同的絕緣體。優選地，層51是與襯底41的材料緊密相關的絕緣體。優選地，層52是緩沖或分界層，其可以執行下述兩種功能中的一種或兩種都執行一是幫助把位于其上面的層粘合到位于其下面的層上；二是防止位于其上面的層中的元素遷移到位于其下面的層中。絕緣層53被看作是柵極的主要絕緣層，其優選的是具有適合于FET的有效工作的介電特性的材料。應該理解的是，單一的一種材料可以執行層52和53的功能，或者甚至可以執行所有這三個層51、52和53的功能。浮動導電柵極59形成在絕緣層50上。同樣，該浮動柵極顯示為三個層54、55和56。在一個實施例中，層54是多晶硅層，層55是粘合層，層56是諸如鉑的金屬層。在另一個實施例中，層54是粘合層，其幫助把浮動柵極59粘合到位于其下面的層上。在這個實施例中，層55被看作是主要的浮動柵極層，層56是導電阻擋層，其用途是防止位于其上面的層中的元素遷移到位于其下面的層中。鐵電分層超晶格材料層57形成在浮動柵極59上。柵電極58形成在鐵電分層超晶格材料層57上。應該理解的是，鐵電層57和柵電極58也可以是多層結構，盡管通常它們不采用多層結構。布線層分別形成到源極/漏極42、源極/漏極44和襯底41的電觸點62、64和66。優選地，觸點66位于在深阱43和阱45之間的接合處的淺的p阱47的上方。優選地，柵極58與它自己的布線層集成在一起，所以沒有示出觸點。如將在下面更詳細討論的，在鐵電FET 40中，電荷存儲元件是鐵電分層超晶格材料層57。
優選地，當半導體41是硅時，絕緣層51是二氧化硅。優選地，絕緣層52是緩沖或分界層，其用途是防止位于其上面的層中的元素遷移到位于其下面的半導體層中。它還可以幫助將位于其上面的層粘合到位于其下面的層上。優選地，緩沖層52包括Ta2O5，但也可以是CeO2或者其它任何能防止元素遷移和/或幫助將位于其上面的層粘合到位于其下面的硅層上的適合的材料。層53是柵極絕緣體，優選地，其包括從下面選出的一種或多種材料Ta2O5、SiO2、CeO2、ZrO2、Y2O3、YMnO2和SrTa2O6。優選地，它的厚度是4納米(nm)到50nm。在一個優選的實施例中，柵極絕緣體50包括二氧化硅層51和Ta2O5層53。這樣，Ta2O5層作為主要的柵極絕緣體，并且也作為緩沖層。在其它的實施例中，柵極絕緣體53是高介電常數的絕緣體，其包括一種或多種根據本發明的分層超晶格材料。
1996年5月21日授予Paz de Araujo等人的美國專利No.5,519,234；1995年7月18日授予Watanabe等人的美國專利No.5,434,102；1998年7月22日授予Cuchiaro等人的美國專利No.5,784,310；1998年11月24日授予Azuma等人的美國專利No.5,840,110和Azuma等人在1995年3月17日提交的美國專利申請序列號No.08/405,885中都描述了鐵電分層超晶格材料。
分層超晶格材料已經被G.A.Smolenskii和其它人進行了分類。參看G.A.Smolenskii編輯的書籍，ISSN0275-9608，“Ferroelectricsand Related Materials”(鐵電及相關材料)的第15章(“Ferroelectricsand Related Phenomena”(鐵電及相關現象)系列的第3卷，1984)，特別是15.3-15.7部分；G.A.Smolenskii，A.I.Agranovskaya，“DielectricPolarization of a Number of Complex Compounds”(多種絡合物的電介質極化)，Fizika Tverdogo Tela，第1卷，第10期，1562-1572頁(1959年10月)；G.A.Smolenskii，A.I.Agranovskaya，V.A.Isupov，“New Ferroelectrics of Complex Composition”(新的絡合物的鐵電體)，Soviet Physics-Technical Physics，第907-908頁(1959年)；G.A.Smolenskii，V.A.Isupov，A.I.Agranovskaya，“Ferroelectrics of theOxygen-Octahedral Type With Layered Structure”(具有分層結構的氧化八面體類型的鐵電體)，Soviet Physics-Solid State，第3卷，第3期，第651-655頁(1961年9月)；E.C.Subbarao，“Ferroelectricity inMixed Bismuth Oxides With Layer-Type Structure”(具有分層類型結構的混合氧化鉍中的鐵電現象)，J.Chem.Physics，第34卷，第695頁(1961年)；E.C.Subbarao，“A Family of ferroelectric BismuthCompounds”(鐵電鉍化合物族)，J.Phys.Chem.Solids，第23卷，第665-676頁(1962年)；和M.E.Lines及A.M.Glass的Principlesand Applications of Ferroelectrics and Related Materials(鐵電體及相關材料的遠離與應用)的第8章第241-292和附錄F的第624-625頁，Clarendon Press，Oxford，1977年，第620-632頁。這些材料可以用Smolenskii概括的通式來表示
(I)具有通式Am-1Bi2MmO3m+3的化合物，其中A＝Bi3+、Ba2+、Sr2+、Ca2+、Pb2+、K+、Na+和其它類似大小的離子，M＝Ti4+、Nb5+、Ta5+、Mo6+、W6+、Fe3+和其它占用氧八面體的離子；這一組中包括鈦酸鉍、Bi4Ti3O12；這些在本文中將被稱作Smolenskii I型化合物；(II)具有通式Am+1MmO3m+1的化合物，其包括諸如鈦酸鍶Sr2TiO4、Sr3Ti2O7和Sr4Ti3O10的化合物；這些在本文中將被稱作Smolenskii II型化合物；和(III)具有通式AmMmO3m+2的化合物，其包括諸如Sr2Nb2O7、La2Ti2O7、Sr5TiNb4O17和Sr6Ti2Nb4O20的化合物。注意，在Sr2Nb2O7和La2Ti2O7的情況下，該通式需要加倍以使它們符合一般的通式；這些在本文中將被稱作Smolenskii III型化合物。
本發明的材料包括所有上述材料再加上這些材料的組合和固溶體，其包括包含特定的鑭族元素的A位元素或超晶格發生器元素。分層超晶格材料大體上可以用以下通式進行概括(1)A1w1+a1A2w2+a2…Ajwj+ajS1x1+s1S2x2+s2…Skxk+skB1y1+b1B2y2+b2…Bly1+b1Qz-2，其中A1、A2…Aj表示結構中的A位元素，其可以是如鍶、鈣、鋇、鉍、鉛、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥的元素以及其它的元素；S1、S2…Sk表示超晶格發生器元素，其通常是鉍，但也可以是如釔、鈧、鑭、銻、鉻、鉈、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥的元素以及其它+3價元素；B1、B2…B1表示結構中的B位元素，其可以是如鈦、鉭、鉿、鎢、鈮、鋯的元素和其它元素；并且Q表示陰離子，其通常是氧，但也可以是其它元素，如氟、氯和這些元素的混合物，如氟氧化物、氯氧化物等。通式(1)中的上標表示對應元素的化合價；例如，如果Q是氧，則q＝2。下標表示在一摩爾的化合物中該材料的摩爾數量，或者從單位晶格(unit cell)方面考慮表示單位晶格中該元素的平均的原子數量。下標可以是整數或分數。也就是說，通式(1)包括單位晶格可能會在整個材料中均勻變化的情況；例如，在Dy2/3Bi2(Ta0.75Nb0.25)2O9中，鉭原子占用了75％的B位，鈮原子占用了25％的B位。如果在化合物中僅有一種A位元素，則用“A1”元素來表示，并且w2…wj都等于零。如果在化合物中僅有一種B位元素，則用“B1”元素來表示，并且y2…yl都等于零，對于超晶格發生器元素情況相似。通常的情況是，會有一種A位元素，一種超晶格發生器元素和一種或兩種B位元素，盡管由于本發明意在包括A位、B位和超晶格發生器可以具有多種元素的情況而將通式(1)寫成更普遍的形式。從下面的等式中得到z的值(2)(a1w1+a2w2…+ajwj)+(s1x1+s2x2…skxk)+(b1y1+b2y2…+blyl)＝qz。
通式(1)包括上面參考的1996年5月21日授予的美國專利No.5,519,234中討論的所有三種Smolenskii型化合物。分層超晶格材料不包括可能適合通式(1)的每一種材料，而是僅包括形成帶有明顯交替層的晶體結構的那些材料。根據本發明的分層超晶格材料是這樣的材料，其包括下面的元素鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥。
通式(1)包括所有三種Smolenskii型化合物對于I型材料，w1＝m-1，x1＝2，y1＝m，z＝3m+3，并且其它的下標等于零；對于II型材料，w1＝m+1，y1＝m，z＝3m+1，并且其它的下標等于零；對于III型材料，w1＝m，y＝m，z＝3m+2，并且其它的下標等于零。注意，Smolenskii I型通式不用于M＝Ti且m＝2的情況，而通式(1)卻可適用。這是因為Smolenskii通式不考慮化合價。分層超晶格材料不包括可能適合通式(1)的每一種材料，而是僅包括在結晶過程中形成帶有明顯交替層的晶體結構的那些材料。典型地，結晶要在對前體成分的混合物進行熱處理或退火處理的幫助下進行。提高的溫度有助于超晶格形成的部分(moiety)排序成熱力學上有利的結構，如類似鈣鈦礦的八面體。應用于S1、S2…Sk的術語“超晶格發生器元素”指的是，與整個混合的分層超晶格材料中超晶格發生器金屬的均勻隨機分布形成對比，這些金屬在采用集中金屬氧化層的形式時是特別穩定的，其中該金屬氧化層插入在兩個類鈣鈦礦層之間。特別是，鉍的離子半徑允許它起到A位材料或超晶格發生器的功能，但是，如果鉍在量的方面出現的比例低于臨界的化學計量比，則鉍將自發地集中作為非類鈣鈦礦的氧化鉍層。還應該理解的是，本文中的術語“分層超晶格材料”還包括摻雜的分層超晶格材料。也就是說，包括在通式(1)中的任意一種材料都可以用各種各樣的材料來摻雜，如硅、鍺、鈾、鋯、錫或鉿。概括地說，本發明的材料包括所有用Smolenskii通式和通式(1)描述的材料，其包括元素鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥，再加上所有前述材料的固溶體。通常，優選的分層超晶格材料包括這些分層超晶格材料的多晶薄膜。下面將更詳細地給出用于本發明的材料的優選模式。
本文中的詞語“超晶格”可以表示與它在某些物理文章上下文，如超導性中所表示的意思稍微有所不同的含義。有時，詞語“超晶格”僅表示單個的晶體結構的含義。但是優選的是，根據本發明的材料不是單個的晶體。事實上，到目前為止，人們生產出來的材料中沒有任何一種是單個的晶體，但是人們仍認為，可以制成這些材料的單個晶體的形式。優選地，本發明的材料是多晶體的。在多晶體的狀態下，材料的結構包括晶粒邊界、點缺陷、位錯環和其它的微結構缺陷。但是，對于由Smolenskii和其他人進行了分類的類鈣鈦礦材料來說，在每個晶粒內，主要的結構都是可重復單元，其包含一個或多個類鈣鈦礦層以及一個或多個中間非類鈣鈦礦層，它們自發地以相互依賴的形式連接在一起。對于本領域的技術人員能認識到的是，術語“分層超晶格材料”意在包括所有將其自身形成為包括第一層和第二層的晶體結構的材料，其中該第一和第二層具有明顯不同的晶體結構。這些材料中形成類鈣鈦礦晶體結構的材料有時被稱為分層鈣鈦礦，而那些包括鉍的材料有時被稱為Bi分層材料。異質結構，如合成超晶格不包括在內。
本文中的術語“化學計量”可以應用于材料的固態膜，如分層超晶格材料，或者也可以應用于用于形成材料的前體。當它應用于固態薄膜時，它指的是示出了在最終的固態薄膜中每種元素的實際相對量的化學式。當應用于前體時，它表示前體中金屬的摩爾比例。“平衡的”化學計量化學式表示其中每種元素剛好足夠形成材料的完整晶體結構，其晶格的所有位都被占用的那些化學式，盡管在實際應用中，在室溫下在晶體內總是存在一些缺陷。例如，Nd2/3Bi2(TaNb)O9和Nd2/3Bi2(Ta1.5Nb0.5)O9都是平衡的化學計量化學式。相反，本文中用不平衡的“化學計量”化學式Nd0.6Bi2.18(Ta1.5Nb0.5)O9來表示其中鏑、鉍、鉭和鈮的摩爾比例分別為0.6、2.18、1.5和0.5的用于鏑鉍鉭鈮的前體，這是因為相對于B位元素鉭和鈮，它包含了過多的鉍和不足的鏑。在本領域中，經常寫出一個金屬氧化物的不平衡的化學計量化學式，其中氧符號的下標沒有經過校正，以完全平衡金屬的下標值。
本文中用到的詞語“前體”可以表示包含一種金屬有機溶質的溶液，該金屬有機溶質與其它前體混合以形成中間前體或最終前體，或者它可以指最終的液體前體溶液，也就是說，要在制造過程中應用于特定的表面的溶液。被應用于襯底的前體通常被稱為“最終前體”、“前體混合物”或簡單地稱為“前體”。在任一種情況下，根據上下文該含義都是很清楚的。
本文中用到的術語“薄膜”所表示的含義與其用在集成電路領域中的含義相同。總體上，它表示厚度小于1微米的膜。本文中公開的薄膜的厚度在大多數情況下為0.5微米或更小。集成電路領域中的這些薄膜不應該與宏觀的電容器領域中的分層電容器中所謂的“薄膜”相混淆，這些薄膜是通過完全不同的不適合于集成電路領域的過程形成的。
優選地，浮動柵極59和58是由鉑制成的，盡管它們也可以是任何其它的適合的導體。如圖1中所示，在本領域中有時被稱作底電極的浮動柵極59可以是多層結構，根據實施例，這種多層結構可以包括粘合層54或55。典型地，粘合層是鈦，優選地，其厚度大約為20nm。優選地，在粘合層上面的層是厚度大約為100nm到200nm的鉑層。浮動柵極59也可以包括阻擋層56，其優選地是Ta2O5，但也可以是IrO2或其它材料，優選地大約為4nm到40nm厚。FET 40中最根本的部分是半導體41、鐵電分層超晶格材料層57和柵極58。其它層是任選的。在任意一個特定的實施例中可以省略其中的一個或多個層。此外，可以改變層51-58的順序，并且可以增加額外的層。
應該理解的是，示出了集成電路器件的圖1-4并不表示實際集成電路器件中任何特定部分的實際平面圖或橫截面圖。在實際的器件中，各層不會是這樣規則的，并且通常各層的厚度具有不同的比例。相反這些圖只是示出了理想的示意圖，與實際中可能會存在的情況相比，用它們可以更清楚并完整地表示出本發明的結構和處理過程。例如，如果相對于其它層調整了各層的各種厚度，則FET的視圖要么就將包括厚度太小而無法使人們清楚地看到的層，要么就不適合表示在紙上。
本文中用到的各種方位術語，如“上面”、“上方”、“頂部”、“上部”、“下面”、“底部”和“下方”，都表示是相對于半導體襯底41來說的。也就是說，如果第二元件在第一元件“上面”，則表示該第二元件更加遠離襯底41，如果第二元件在另一個元件“下面”，則表示第二元件比其它的元件更接近襯底41。襯底41的長度尺度限定出了一個襯底平面，該平面是由水平方向和垂直進出圖1中紙的方向限定出的。本文中平行于這個平面的平面稱為“水平”平面，垂直于這個平面的方向稱為“垂直的”。典型地，存儲單元包括相對扁平的薄膜層。術語“橫向的”或“橫向地”指的是薄膜層扁平平面的方向。在圖1中，橫向方向就是水平方向。術語“位于下面”和“位于上面”也是根據襯底41定義出的。也就是說，如果第一元件“位于”“位于上面”的第二元件的“下面”，則表示垂直于襯底平面并通過第一元件的一條線也通過第二元件。
本說明書涉及位于半導體和鐵電或電介材料的薄膜之間的緩沖和/或阻擋層。術語“之間”并不表示該緩沖和/或阻擋層直接接觸該鐵電材料的薄膜或半導體。該緩沖和/或阻擋層可以接觸該鐵電體或半導體，但典型地是其并不與它們接觸。在涉及集成電路層沉積或形成到位于下面的襯底或層上時，在本說明書中使用的術語“在上面”有時也有類似的用法。與“之間”或“在上面”相反的是，術語“直接在上面”表示直接接觸，如可以在用到它們的各種文章中清楚地看到的。
在這個說明中，術語“行”和“列”是用來方便進行說明的相對的術語。也就是說，按照慣例，行是水平線或水平排列成的，列是垂直線或垂直排列成的。但是，本發明打算在任何陣列中，可以簡單地通過將視圖旋轉90度、270度等來觀察該陣列而使行變成列以及使列變成行。因此，由于存儲器體系結構被旋轉了90度、270度等，所以根據在本發明的發明內容部分、說明書或者權利要求書中所述的本發明，除了別的方面相同外，都不會脫離本發明所設想的體系結構。
術語“高介電常數”表示十或者更大的介電常數。集成電路電容器和晶體管中傳統電介質的介電常數大約為4或5。因此，高介電常數材料的介電常數至少是用在集成電路中的傳統電介材料的介電常數的兩倍。
返回到圖1，在工作過程中，電壓Vs提供給源極42，電壓Vb提供給襯底41，電壓Vd提供給漏極44，并且柵極電壓Vg提供給柵極58。這些電壓可以是在本文中通常表示為“Z”的高或邏輯“1”電壓、低或邏輯“0”電壓、開路或高電阻狀態，或者是在邏輯“0”和邏輯“1”狀態之間的較小的正或負電壓。在讀出過程的優選實施例中，漏極電壓Vd采用較小的正值，其通常明顯地小于高電壓。
例如，如果正寫入偏壓Vg提供給柵極58，則所產生的施加在鐵電薄膜57上的電場會使鐵電薄膜57被極化，即使是不再提供電壓和電場之后。鐵電薄膜57中剩余的極化強度通過分界絕緣層50將電場施加到溝道區46中，以把電子吸引到溝道區46內，從而引起可用于電流傳導的自由電子的增加。結果，當在讀出工作過程中漏極電壓Vd提供給漏極區44時，電流傳感器感應到流過溝道區46的大電流，讀出一個二進制的“1”狀態。當在寫入工作過程中負電壓Vg提供給柵極58時，鐵電薄膜57中形成的剩余極化強度阻擋住來自溝道46的載流電子，或吸引正的空穴到溝道區46內，并且在讀出工作過程中當Vd提供給漏極42時，感應到形成的小電流以作為二進制的“0”狀態。典型地，寫入偏壓Vg和讀出偏壓Vd在1伏到15伏的范圍內，最優選的是在大約2伏到5伏的范圍內。優選地，低或邏輯“0”電壓是零或接地狀態。如果鐵電體57上的電壓等于或大于矯頑電壓，則基本上材料57內所有鐵電疇都將被極化；但即使是較小的電壓，如1.0伏的電壓也將使一些鐵電疇切換。
從上面的討論中可以看到，存儲在鐵電FET 40中的數據被作為極化電荷存儲在鐵電分層超晶格材料層57中。因此，鐵電層57是FeFET的電荷存儲元件。
如本領域中所公知的，如果要提供鐵電FET作為可使用的存儲器，則柵極電壓對漏極電流的曲線必須遵循磁滯曲線。在零柵極電壓處開始，基本上是沒有漏極電流的，這是因為溝道46內的電阻非常高。隨著柵極電壓增加，始終保持沒有漏極電流，直到柵極電壓達到正的閾值電壓+Vth時為止。在該電壓處，鐵電體57切換至ON狀態，并將載流子吸引到溝道46內產生漏極電流。然后，隨著柵極電壓繼續增加，漏極電流呈線性增加，直到接近飽和電流Isat為止。飽和后，隨著柵極電壓增加，電流不會增加，并且曲線將保持為平的。隨著柵極電壓下降，漏極電流保持不變，直到接近負的閾值電壓-Vth為止。然后漏極電流呈線性減小，直到其接近鐵電體切換至OFF狀態的點為止，在該點處，漏極電流變為零。不管提供的負電壓有多大，漏極電流始終保持為零，并且，隨著電壓增加，漏極電流都不會超過零，直到達到正的閾值電壓為止。磁滯曲線的范圍稱為“存儲窗”。為了得到可使用的存儲器件，存儲窗的寬度，即從+Vth到-Vth必須大于柵電極58中的噪聲，并且存儲窗的高度，即Isat必須大于漏極和與其相關的傳感電路中的噪聲。對于非易失性存儲器，理想的是，零伏電壓線應該在存儲窗的中間，或者至少適當地位于噪聲容限內，這是由于該器件應該在沒有外部電力的情況下保持住數據。ON狀態下的Isat和OFF狀態下的Isat之間的高比率也是理想的，以允許通過傳感電路容易地識別出兩種狀態。
已經在約4.3伏的條件下，測量了用于包括根據本發明的分層超晶格材料的示例性鐵電FET的存儲窗，其中從-10伏到+10伏往返掃描了其直流柵極偏壓，該窗的中間位置大約為1伏。ON電流和OFF電流之間的差別大約為一百倍；因此，很容易識別極化。
本發明設想本發明的材料可以與任何FET結構使用。圖1-4說明了各種FET柵極和電容器結構以及相關的結構，其中可以使用根據本發明的材料。為了更容易地理解，在這些附圖中沒有示出襯底結構的細節。但是，應該理解的是，在優選的實施例中，它們將包括如圖1中所示的深阱和/或p阱。在替換實施例中，它們也可以與其它的襯底結構進行組合。
圖2示出了MFSFET 370，它也可以作為FET以實現本發明。該FET同樣形成在半導體371上，并包括源極/漏極373和374、溝道375、鐵電體377和電極379。觸點、布線層和其它結構可以采用上文或下文所示或所討論的任意一種形式。
圖3示出了電荷存儲器件，即存儲單元500，其中根據本發明的材料被用作柵極絕緣體511、電容器電介體524，并且在某些實施例中也可以用在ILD 536中。存儲單元500包括晶體管514和形成在晶片501上的電容器528，晶片501包括半導體襯底502。半導體襯底502可以包括硅、砷化鎵、硅鍺、或其它的半導體，并也可以包括其它的襯底材料，如紅寶石、玻璃或氧化鎂。在優選的實施例中采用硅。場氧化區504形成在半導體襯底502的表面上。半導體襯底502包括高摻雜源極區506和高摻雜漏極區508，它們形成在摻雜溝道區509的周圍。摻雜源極區506、漏極區508和溝道區509優選地是n型摻雜區，但也可以是p型。緩沖/擴散阻擋層510包括根據本發明的非導電材料的薄膜，位于半導體襯底502上，溝道區509的上面。緩沖/擴散阻擋層510的厚度在1nm到30nm的范圍內，優選的是從1nm到5nm。柵極絕緣體511包括根據本發明的高介電常數絕緣體薄膜，位于緩沖/擴散阻擋層510上。此外，柵電極512位于柵極絕緣體511上。柵極絕緣體511的厚度在1nm到50nm的范圍內，優選的是從5nm到20nm。這些源極區506、漏極區508、溝道區509、緩沖/擴散阻擋層510、柵極絕緣體511和柵電極512一起形成了MOSFET514。
第一中間層電介體(“ILD”)層516優選地由BPSG(摻雜硼的硅酸磷玻璃)制成，位于半導體襯底502和場氧化區504上。在ILD516上形成圖案以形成分別到源極區506和漏極區508的通路517、518。填充通路517、518以分別形成插塞519、520。插塞519、520是可導電的，并典型地包括多晶硅、鎢、或鉭，但也可以是其它任何適合的導體。根據本發明的可導電的緩沖/擴散阻擋層521位于ILD516上，并與插塞520電接觸。典型地，導電的擴散阻擋層521是由IrO2制成的，但也可以由其它的材料制成，并且典型地，它的厚度是從1nm到30nm，優選地是從1nm到5nm。
如圖3中所示，底電極層522位于擴散阻擋層521上。優選的是，底電極包含非氧化的貴金屬，如鉑、鈀、銀和金。除了貴金屬，還可以用諸如鋁、鋁合金、鋁硅合金、鋁鎳合金、鎳合金、銅合金和鋁銅合金的金屬來用作電介體或鐵電存儲器的電極。在優選的實施例中，底電極522是由鉑制成的，其厚度為100nm。優選地，它還包括至少一個粘合層(未示出)，如鈦，以幫助將電極粘合到電路中相鄰的位于下面或位于上面的層上。電容器電介體524包括根據本發明的高介電常數的絕緣體的薄膜，位于底電極層522上。電容器電介體524的厚度在5nm到500nm的范圍內，優選地是從30nm到100nm。頂電極層526由鉑制成，厚度為100nm，形成在電容器電介體524上。底電極層522、薄膜電容器電介體524和頂電極層526一起形成了存儲電容器528。擴散阻擋層521抑制了來自于電容器電介體524和底電極522的金屬原子和氧擴散到半導體襯底內。第二中間層電介體層(ILD)536優選地是由NSG(非摻雜硅酸鹽玻璃)制成的，沉積該層以覆蓋住ILD 516、緩沖/擴散阻擋層521和電介體存儲電容器528。PSG(硅酸磷玻璃)薄膜或BPSG(硼硅酸磷玻璃)薄膜或其它的絕緣體也可以用在該層536中。ILD 516，特別是ILD 536也可以是由根據本發明的分層超晶格材料制成的；但是，由于具有高介電常數，所以應該注意設置金屬化層以避免形成電容性結構。如果注意到了這點，則用作ILD的本發明的材料可以具有許多優點，如起到保護重要的分層超晶格元件511和524不受氫和其它生產氣體的影響而退化的作用。在ILD 536上形成圖案以形成到插塞519的通路537。沉積金屬化的布線膜以覆蓋住ILD 536，并填充通路537，然后在上面形成圖案以形成源電極布線538和頂電極布線539。優選地，布線538、539包括Al-Si-Cu標準互連金屬，其厚度大約為200nm到300nm，但也可以包括上面提到的其它金屬。
圖3中所示的其中電容器528堆疊在ILD 536的頂部上并因此與晶體管514隔開的結構按照慣例被稱為“疊層式電容器”結構，諸如該過程的制造這種結構的過程在本領域中是眾所周知的。如果層524是一種高介電常數材料，則集成電路的電荷存儲器件500是DRAM單元；如果層524是鐵電體，則器件500是FERAM單元。本發明的非鐵電高介電常數材料可以被用作柵極電介體511、電容器電介體材料524或中間層電介體516或536。
如本領域中所公知的，晶體管514是處于“on”狀態還是“off”狀態是由足夠的電荷是存儲在柵極絕緣體511中還是存儲在具有其對應的柵極和溝道的絕緣體的分界面處決定的；這樣，絕緣體511也可以作為FET的電荷存儲元件。
圖4示出了根據本發明的優選實施例的MFM-MIS FET存儲單元550的一部分的橫截面圖。MFM-MIS FET存儲單元550包括場效應晶體管(“FET”)551、金屬-鐵電體-金屬(“MFM”)電容器552和金屬-絕緣體-半導體(“MIS”)電容器553，該電容器553通過互連554與MFM電容器552串聯連接。在MFM-MIS存儲器中，MIS電容器553是FET 551的一部分。MFM-MIS FET存儲單元550形成在半導體襯底561上，其包括高摻雜的源極區562、高摻雜的漏極區564和溝道區566。FET 551包括源極區562、漏極區564、溝道區566、柵極氧化層31和柵電極570。MIS電容器553包括柵電極570、柵極氧化層568和半導體襯底561。FET 551和MIS553被標準的中間層電介體(“ILD”)572所覆蓋，572包括氧化物玻璃(glasseousoxide)，優選地是摻雜硼的硅酸磷玻璃(“BPSG”)。從ILD 572的頂部向下到柵電極570表面的通路574被通常稱為導電插塞的互連554填充。底電極580位于ILD 572上，覆蓋住互連554。鐵電薄膜582位于底電極580上，頂電極584位于鐵電分層超晶格材料薄膜582上。底電極580、鐵電薄膜582和頂電極584一起形成鐵電MFM電容器552。第二中間層電介體，ILD 586覆蓋住ILD 572和MFM 552。布線孔590通過ILD 586延伸到頂電極584。局部互連592填充了布線孔590。
圖5示出了鐵電FET存儲器700的一個替換實施例。存儲器700包括串聯連接的存儲單元703和707組成的組720、讀出晶體管715、設置晶體管(set transistor)718和復位晶體管719。存儲單元703包括鐵電電容器704和晶體管705，其中晶體管705的一個源極-漏極701連接到電容器704的一個電極706A，晶體管705的另一個源極-漏極702連接到電容器704的另一個電極706B。存儲單元707包括同樣連接到晶體管709的鐵電電容器708。串聯組720的一端712連接到晶體管715的柵極713，另一端730通過晶體管718連接到設置信號線722。節點712通過復位晶體管719也連接到復位信號線724。晶體管715的一個源極-漏極733連接到復位線724，而另一個源極-漏極734連接到位線726。
存儲器700實質上是MFM-MIS FET存儲器，如圖4中所示的，但其具有兩個連接到FET 715的MFM部分704和707。當該單元沒有被選中進行寫入或讀出時，晶體管705和709短路掉它們對應的MFM部分。盡管圖5的實施例中示出了兩個單元704和707，但是組720可以包括五個、十個甚至二十個或更多個單元。2000年9月25日提交的美國臨時專利申請序列號No.60/235,241中提供了對存儲器700的功能的完整的描述。此外，如果電容器704、706等以一個放在另一個的上面的方式堆疊成多層，則可以最容易地實現該存儲器的結構。這種結構是非常實用的，并且因電子品質的鐵電薄膜而是很密集的，該鐵電薄膜可以具有分層的超晶格材料。
同樣，根據本發明的分層超晶格材料本身可應用于這種存儲器。因為與現有技術中的鐵電材料相比，可以制成分層超晶格材料的非常薄的功能鐵電薄膜，所以該鐵電FET僅需占用與傳統的FET大概相同的空間。而且，根據本發明的材料的較低的結晶溫度允許該結構被做得更密集，這是因為在IC元件之間的擴散很少并且其它的退化也很少。
上面的FET 40、370、514和550以及電容器528和552僅說明了許多種電荷存儲結構中的少數幾種，在這些結構中可以使用本發明的材料。也可以利用使用了在上述任意一個實施例中示出的各種層和特征的任意組合的電荷存儲結構。
圖1-5僅示出了可以利用本發明的方法進行制造的存儲單元的許多不同變型中的少數幾種。根據本發明的材料實際上用于其中可以使用電介體或鐵電材料的任何存儲單元的任何容量。
在上述任何實施例中，導電阻擋層優選的是IrO2。柵極絕緣體層和或電介緩沖層優選的是五氧化鉭(Ta2O5)，但也可以是從下面材料中選出的SiO2、CeO2、ZrO2、Y2O3、YMnO2、SrTa2O6以及根據本發明的分層超晶格材料。如果絕緣體是SiO2，則它的厚度優選為4nm到20nm；對于其它的材料優選為4nm到50nm。
圖6是說明了示例性的集成電路存儲器636的框圖，其中利用了使用本發明的材料制成的圖1-5的存儲單元。為了簡便起見，所示的實施例是用于16K×1的DRAM；但是，該材料也可以應用在各種尺寸和類型的存儲器中，包括易失性的和非易失性的。在所示的16K實施例中，有七個地址輸入線638，它們連接到行地址寄存器639和列地址寄存器640。行地址寄存器639通過七條線642連接到行解碼器641，列地址寄存器640通過七條線644連接到列解碼器/數據輸入輸出多路復用器643。行解碼器641通過128條線646連接到128×128存儲單元陣列645，列解碼器/數據輸入輸出多路復用器643通過128條線647連接到讀出放大器79和存儲單元陣列645。RAS*信號線648連接到行地址寄存器639、行解碼器641和列解碼器/數據輸入/輸出多路復用器643，而CAS*信號線649連接到列地址寄存器640和列解碼器/數據輸入輸出多路復用器643(在本文中的討論中，“*”表示信號的反轉。)。輸入/輸出數據線645連接到列解碼器/數據輸入輸出多路復用器643。
存儲單元陣列645包含128×128＝16,384個存儲單元，其按照慣例表示為16K。這些單元可以是如圖1、2和4中所示的鐵電FET單元，如圖3中所示的FeRAMS或DRAM單元，如圖3-4中所示的疊層式單元，如圖5中所示的單元組，或其它任何在集成電路存儲器中有用的存儲單元。在1999年8月30日提交的美國專利申請序列號No.09/385,308和2000年3月10日提交的美國專利申請序列號No.09/523,492中示出了這些單元的詳細存儲器結構。它們也可以是基于鐵電開關電容器的單元、基于電介電容器的單元或其它任何利用了本發明的材料的存儲單元。
圖6中存儲器的工作過程如下所述。在線638上的行地址信號A0到A6以及列地址信號A7到A13通過地址寄存器639、640以及RAS*和CAS*信號被分別多路傳輸到行解碼器641和列解碼器/數據輸入/輸出多路復用器643。行解碼器641把高電平信號放在一個被尋址的字線636上。列解碼器/數據輸入輸出多路復用器643根據是寫入功能還是讀出功能，或者把在線645上的數據信號放在一個對應于列地址的位線647上，或者把在對應于列地址的一個位線647上的信號輸出到一個數據線645上。如本領域中公知的，當RAS*信號先于CAS*信號時讀出功能被觸發，而當CAS*信號在RAS*信號之前到來時觸發寫入功能。如本領域中眾所周知的，讀出放大器79沿線647進行設置，用以放大在線上的信號。其它對于執行上述提到的功能所需的或有用的邏輯以及其它公知的存儲器功能也包括在存儲器636內，但由于它們不直接應用于本發明所以沒有示出或對其進行討論。如上文所概述的，RAS*和CAS*線638和639、寄存器639、640和解碼器641、642包括用于設置存儲單元的信息寫入裝置680，如40(圖1)，其根據在數據線645上的輸入到存儲器中的信息而處于第一存儲狀態或第二存儲狀態，該第一存儲單元狀態對應于鐵電材料層57處于第一極化狀態，而該第二存儲單元狀態對應于層57處于第二極化狀態；加上讀出放大器679的這些元件包括用于讀出存儲單元狀態的信息讀出裝置682，如40，并提供對應于該狀態的電信號。
應該理解的是，上述存儲器436僅是一個這種存儲器的例子。也可以使用其它的結構，如數據被輸入到連接到行的線上，并且數據被輸出到連接到列的線上，或者存在與每個單元相聯系的幾條不同的列線和/或幾條不同的行線的結構。
應該理解的是，本發明設想上面所述的各種存儲單元實施例中任意一個和所有的特征都可以彼此相互組合。也就是說，所示的這些實施例是示例性的，選擇它們只是用來說明對應的特征，而不是要限定到所示的特定組合中。
用于FET中電荷存儲元件的分層超晶格材料的另一個重要的優點是，通常它們的介電常數在60到200的范圍內。現有的鐵電材料，如PZT的介電常數遠遠大于300。當利用金屬氧化物在硅襯底上制成FET時，二氧化硅薄膜形成在鐵電材料和硅襯底之間。這個薄膜形成了與鐵電電容器串聯的寄生電容器，其介電常數相對較小，即大約為4。在其它的情況下，如圖1中所示，緩沖或粘合絕緣材料52、53有意地形成在鐵電材料和襯底之間。這種緩沖材料的介電常數通常大于4，但小于200。如本領域中公知的，當電壓施加到多個串聯的電容器上時，在每個電容器上的電壓降反比于其電容值，其電容值通常正比于介電常數。這樣，當電壓施加到利用了現有技術中的材料如PZT的FET的柵電極58(圖1)上時，大部分的電壓降產生在寄生電容或緩沖或粘合層上。由于本發明的分層超晶格材料的介電常數通常大約為用在FET中的現有技術中鐵電材料的介電常數的三分之一或更小，所以分層超晶格材料上的電壓降超過現有技術中鐵電FET上電壓降的三倍。同樣，分層超晶格材料本身作為了DRAM中的電荷存儲元件，這是因為它的介電常數比傳統DRAM存儲元件材料如二氧化硅的介電常數高得多，但不是這樣高使得由于串聯的寄生電容而變得無效。
3.優選模式的說明本發明的一個重要的方面是通過用鑭系元素代替分層超晶格材料的公知模式中的A位元素和超晶格發生器元素而形成的一類材料。
例子1-涂抹(smeared)鉍化合物一種特別有效的替換是用鑭系元素部分地代替鉍分層材料中的鉍，本文中我們稱其為涂抹鉍化合物。“部分地代替”的意思是，與通常我們所采用的術語“摻雜”時所表示的含義相比要替換大量的材料，但也并不是完全取代鉍。通常，如果1％或更少的元素被另一種元素替換了，那么我們就把這種替換看作為摻雜。在根據本發明的材料中，替換是發生了5％或更多，優選地是10％到80％。最優選的是，從10％到30％的鉍位都被鑭系元素替換了。
該涂抹鉍化合物典型地是Smolenskii所稱的“I型”化合物。根據本發明的材料典型地具有通式Am-1Bi2MmO3m+3，其中A是A位元素，M是B位元素，m通常是整數，但也可以是分數。根據本發明的這類材料具有通式Am-1(Bi1-xLanx)2MmO3m+3，其中A、M和m與Smolenskii I型通式中的相同，Lan表示鑭系元素，即，鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥中的一種或多種。
基本的涂抹鉍/鑭系元素化合物是(Bi1-xLanx)4Ti3O12，其中0＜x＜1。優選地，0.1≤x≤0.9，最優選地，0.1≤x≤0.5。這種化合物其自身已被發現具有極好的電特性。這種涂抹鉍/鑭系元素化合物的例子是(Bi1-xNdx)4Ti3O12，(Bi1-xYbx)4Ti3O12，(Bi1-xPrx)4Ti3O12，(Bi1-xGdx)4Ti3O12，和(Bi1-xLax)4Ti3O12，其中x是上面給定的值。(Bi1-xLax)4Ti3O12有時指的是本領域中的BLT。所有這些化合物的薄膜都可以很容易地制成，如下面詳細描述的，可利用市場上可買到的可用的前體，在Alpha Aesar，30 Bond Street，Ward Hill，MA 01835 USA，電話1-978-521-6300；傳真1-978-521-6350；e-mailinfo@slfa.com；網址www.alfa.com。異丙氧基鹽前體是優選的。在下面的表1中給出了用于(Bi1-xDyx)4Ti3O12，(Bi1-xCex)4Ti3O12，(Bi1-xPmx)4Ti3O12，(Bi1-xSmx)4Ti3O12，(Bi1-xEux)4Ti3O12，(Bi1-xTbx)4Ti3O12，(Bi1-xHox)4Ti3O12，(Bi1-xErx)4Ti3O12，(Bi1-xTmx)4Ti3O12，和(Bi1-xLux)4Ti3O12的典型前體。
另一種基本的涂抹鉍/鑭系元素化合物是(Bi1-xLanx)2O3，其中Lan表示鑭系元素，即鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥中的一種或多種，并且0＜x＜1。優選地，0.1≤x≤0.9，最優選地，0.1≤x≤0.5。這些化合物本身通常不是分層超晶格材料。但是，如下面所討論的，通過將用于這些化合物的前體與其它金屬氧化物前體組合，可以制成具有極好電特性的分層超晶格材料。
上面列出的基本的涂抹鉍/鑭系元素化合物可以與用于簡單的金屬氧化物的前體組合，以制成其它的涂抹鉍/鑭系元素分層超晶格材料。例如，用于氧化鍶、SrO和氧化鉭、Ta2O5的前體當與用于涂抹鉍/鑭系元素(Bi1-xLanx)2O3的前體混合時，形成了用于分層超晶格材料Sr(Bi1-xLanx)2Ta2O9的前體。這種材料的一個例子是Sr(Bi1-xDyx)2Ta2O9，其中0＜x＜1。優選地，0.1≤x≤0.9，最優選地，0.1≤x≤0.5。這種材料的其它例子是Pb(Bi1-xLanx)2Ta2O9、Ca(Bi1-xLanx)2Ta2O9、Ba(Bi1-xLanx)2Ta2O9和A(Bi1-xLanx)2Ta1-yNbyO9，通常其中A＝Sr、Ca、Ba或Pb，并且1#y #0，并且如上述給出了x和Lan。這些都是是m＝2的Smolenskii I型化合物。
作為另一個例子，基本的(Bi1-xLanx)2O3前體可以與用于Bi4Ti3O12的前體相混合，以形成具有通式(Bi1-xLanx)2Bi4Ti3O15的一種普遍類型的材料，其中Lan是一種上面列出的鑭系元素，并且0＜x≤1。優選地，0.1≤x≤0.9，最優選地，0.1≤x≤0.5。當x＝0.5時，它減小為Bi5LanTi3O15，其中Lan可以是任意一種鑭系元素。這些都是m＝4時的Smolenskii I型化合物。
用于ABO3金屬氧化物的前體通常稱為鈣鈦礦，其可以與基本的涂抹鉍鑭系元素化合物相混合，以形成具有較好電特性的分層超晶格材料。這種材料的一種細類是通過將ABO3型金屬氧化物前體的一部分與(Bi1-xLanx)4Ti3O12涂抹金屬氧化物前體的一部分相混合而制成的。這種材料的基本模式是A(Bi1-xLanx)4Ti4O15。這種化合物的具體例子是Sr(Bi1-xLanx)4Ti4O15，其是由SrTiO3前體與(Bi1-xLanx)4Ti3O12前體相組合而制成的；Ca(Bi1-xLanx)4Ti4O15，其是由CaTiO3前體與(Bi1-xLanx)4Ti3O12前體相組合而制成的；以及Pb(Bi1-xLanx)4Ti4O15，其是由PbTiO3前體與(Bi1-xLanx)4Ti3O12前體相組合而制成的。同樣，A可以是鋇。這些都是m＝4時的Smolenskii I型化合物。
這種材料的另一種細類是通過將兩部分的ABO3型金屬氧化物前體與一部分(Bi1-xLanx)4Ti3O12涂抹金屬氧化物前體相混合而制成的。這種材料的基本模式是A2(Bi1-xLanx)4Ti5O18。這種化合物的具體例子是Sr2(Bi1-xLanx)4Ti5O15，其是由兩部分的SrTiO3前體與一部分的(Bi1-xLanx)4Ti3O12前體相組合而制成的；Ba2(Bi1-xLanx)4Ti5O18，其是由兩部分的BaTiO3前體與一部分的(Bi1-xLanx)4Ti3O12前體相組合而制成的；以及Pb2(Bi1-xLanx)4Ti5O15，其是由兩部分的PbTiO3前體與一部分的(Bi1-xLanx)4Ti3O12前體相組合而制成的。同樣，A也可以是鈣。這些都是m＝5時的Smolenskii I型化合物。對于其它的ABO3型化合物，參見Franco Jona和G.Shirane的“Ferroelectric Crystals”(鐵電晶體)，Dover Publications，Inc.，紐約，N.Y.，第V章，第216-261頁。
例子2-鑭系元素A位材料另一類材料是在分層超晶格化合物的A位中具有鑭系元素的材料。根據本發明的材料典型地具有通式(Az-1Lan[2/3]z)m-1Bi2MmO3m+3，其中，A是除了鑭系元素的A位元素，M是B位元素，Lan是鑭系元素，即鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥中的一種或多種，0＜z≤1，并且m通常是整數，但也可以是分數。優選地，0.1≤z≤0.9，最優選地，0.1≤z≤0.5。這些化合物的一些例子是Lan2/3Bi2Ta2O9，Lan2/3Bi2Nb2O9，和Lan2/3Bi2TayNb1-yO9，其中Lan是上面提到的鑭系元素，并且0≤y≤1。
例子3-組合材料由A位中的鑭系元素和涂抹鉍組合的材料也具有很好的電特性。這些材料通常可以寫為(A1-zLan[2/3]z)m-1(Bi1-xLanx)2MmO3m+3，其中0＜z≤1，0＜x＜1，m通常是整數，但可以是分數。這些材料的細類是A位在鉍和鑭系元素之間共用(share)的材料。這些材料可以寫為(Bi1-zLanz)2/3(Bi1-xLanx)2B2O9，其中0＜z＜1，0＜x＜1，Lan是鑭系元素，B是B位元素。
根據上面的說明可以很清楚的是，也可以寫出本發明材料的其它模式。其它的可以增加摻雜物、m為分數的模式和其它元素。本發明關鍵的方面是使用了鑭系元素與分層超晶格材料中的鉍相組合。本發明的另一個方面是使用鑭系元素作為分層超晶格材料中的A位元素。
4.優選制造方法的說明通常，在升高的溫度下在氧氣中對沉積的包含金屬的薄膜進行某些形式的加熱或退火對于想要得到的分層超晶格材料的形成和結晶來說是必要的。本發明實施例的一個重要的特征是，相比于現有技術，在升高的溫度下的最高溫度和總的加熱次數被減到了最小。在本說明書中詳細描述的實施例中，是在含有氧的氣體中進行RTP和退火處理。但是，本發明也包括這樣的實施例，其中在含有氧的氣體中退火處理持續了整個時間的一部分后緊接著在惰性氣體中進行退火處理。
用于制造分層超晶格材料薄膜的前體溶液的單獨的前體化合物可以從下面的組中進行選擇，該組包括金屬醇鹽、金屬聚烷氧化物(metal polyalkoxide)、金屬β-二酮(metal beta-diketonate)、金屬二叔戊酰甲烷基鹽(metal dipivaloylmethanate)、金屬環戊二烯基鹽(metal cyclopentadienyl)、金屬烷氧基羧酸鹽(metalalkoxycarboxylate)、金屬羧酸鹽、金屬己酸乙酯(metalethylhexanoate)、辛酸鹽(octanoate)和新癸酸鹽(neodecanoate)。本發明關鍵的方面是使用過渡金屬元素的醇鹽作為前體，特別是作為最終的前體。可以使用的醇包括異丙醇、n-丙醇、2-甲氧基乙醇(2-methoxyethanol)、1-丁醇、1-戊醇和2-戊醇以及2，4-戊醇。金屬前體化合物也可以包括金屬2-己酸乙酯，其非常適合用在液態源極霧化化學沉積(“LSMCD”)技術中。單獨的金屬有機分解(“MOD”)前體化合物例如是通過將想要得到的化合物中的每種金屬例如鏑、釹、鑭、鍶、鉍、鉭或鈮、或金屬醇鹽，與羧酸或者與羧酸以及醇相互作用，并在溶劑中溶解反應產物而形成的。上面提到的醇也可以用在該處理過程中。可以使用的羧酸包括2-己酸乙酯(2-ethylhexanoicacid)、辛酸、和新癸酸，優選的是2-己酸乙酯。可以使用的溶劑包括二甲苯、n-辛烷、乙酸正丁酯(n-butyl acetate)、n-二甲基甲酰胺(n-dimethylformamide)、2-甲氧基乙酸酯(2-methoxyethyl acetate)、甲基·異丁基甲酮(methylisobutyl ketone)和甲基·異戊基甲酮(methylisoamyl ketone)、以及許多其它的溶劑。金屬、金屬醇鹽、酸和醇進行反應以形成金屬-alkoxycarboxylate(metal-alkoxycarboxylate)、金屬-羧酸鹽和/或金屬-醇鹽的混合物，該混合物被加熱并根據需要進行攪動，以形成金屬-氧-金屬鍵，并煮去任意一種通過反應而產生的具有低沸點的有機物。最初的MOD前體通常是在使用前成批地制成或產生的；而最終的前體混合物通常是在即將將其應用到襯底之前產生的。最終的準備步驟典型地包括混合、溶劑交換和稀釋。當被溶解在二甲苯或n-辛烷中時，金屬有機前體化合物可以儲存幾個月的時間。表1總結出了已被用于制造根據本發明的集成電路薄膜的用于各種鑭系元素的前體。
表1金屬 一個或多個化學名稱鑭 異丙氧基鑭(Lanthanum isopropoxide)乙醇鑭2-己酸乙酯鑭2，4-戊二酮鑭釹 異丙氧基釹六氟-2，4-戊二酮釹1，1，1-三氟-2，4-戊二酮釹鐠 異丙氧基鐠六氟-2，4-戊二酮鐠鏑 異丙氧基鏑辛酸鏑鐿 異丙氧基鐿六氟-2，4-戊二酮鐿DPM鐿釓 異丙氧基釓2，4-戊二酮釓鈰 異丙氧基鈰钷 異丙氧基钷釤 異丙氧基釤銪 異丙氧基銪鋱 異丙氧基鋱鈥 異丙氧基鈥鉺 異丙氧基鉺銩 異丙氧基銩镥 異丙氧基镥鉍 三苯基鉍三異丙氧基鉍(Triisopropoxy bismuth)二叔戊酰甲烷基鉍鈦 異丙氧基鈦二異丙氧基二叔戊酰甲烷基鈦四異丙氧基鈦鍶 異丙氧基鍶二叔戊酰甲烷基鍶或二(2，2，6，6-四甲基-3，5-庚二酮)-鍶或二叔戊酰甲烷基鍶二(五甲基-環戊二烯基)-二(四氫呋喃)鍶二(2，2，6，6，-四甲基-3，5-庚二酮)-二(1，10-菲咯啉)鍶鉭 異丙氧基鉭五甲氧基鉭五乙氧基鉭五丙氧基鉭鈮 異丙氧基鈮五氯代鈮二叔戊酰甲烷基三氯鈮五乙氧基鈮在表1中，DPM是C11H19O2，通常稱為2，2，6，6，-四甲基-3，5-庚二酮。
根據本發明，前體可以利用傳統的液體沉積技術應用到襯底上，如1997年7月15日授予Paz de Araujo等人的美國專利No.5,648,114中描述的有機金屬化學氣相沉積(MOCVD)，或者1999年1月21日出版的國際公開No.99/02756，1999年12月7日授予Solayappan等人的美國專利No.5,997,642中描述的霧化沉積法，或者1996年5月21日授予Paz de Araujo等人的美國專利No.5,519,234中描述的旋涂法，或者2000年5月2日授予Paz de Araujo等人的美國專利No.6,056,994中描述的處理過程中任意一種。在下面的例子4中，利用MOCVD技術施加了液態前體。在下面的例子5中，利用旋壓處理施加了液體前體。在下面的例子6中，使用了利用霧化沉積的液體沉積處理。
圖7的圖表是根據本發明制造如圖3中所示的鐵電存儲器的制造方法步驟的流程圖。圖7中優選的方法310利用了MOCVD技術，但是該圖也包括其它的實施例。也可以使用其它的方法。盡管在本文中參考圖3討論了方法310，但清楚的是，可以使用圖7中的方法和根據本發明的多種不同的方法，來制造采用集成電路領域的各種鐵電結構形式中的根據本發明的其它合成物的多晶分層超晶格材料的薄膜。
在圖7的步驟312中，提供半導體襯底，在步驟314中，在該半導體襯底上形成了開關。該開關典型地是MOSFET。在步驟316中，通過傳統的技術形成絕緣層，以將開關元件與要形成的鐵電元件間隔開。利用傳統的處理過程，在絕緣層上形成圖案以形成通路，在該通路中填充有導電插塞，以將開關電連接到存儲電容器和集成電路的剩余部分上。在步驟318中，擴散阻擋層沉積在絕緣層上，并在其上形成圖案。優選地，擴散阻擋層包括氮化鈦，并且其厚度大約為10nm到20nm。優選地，該擴散阻擋層是利用氮化鈦靶，通過傳統的噴涂法進行沉積的，盡管也可以使用具有含氮的噴涂氣體的鈦靶。在步驟320中，形成底電極。優選地，該電極是由鉑制成的，并被噴涂-沉積以形成厚度大約為200nm的層。在步驟322中，準備將形成想要得到的鐵電薄膜的分層超晶格材料的化學前體。通常，前體溶液由市場上可以買到的含有化學前體化合物的溶液準備。這種商用溶液可以從上面提到的Alfa Aesar、日本東京Kojundo Chemical和其它地方買到。必要時，在步驟322中調整在商用溶液中提供的各種前體的濃度，以滿足特定的制造或操作條件。本發明中方法的優選實施例利用最終的液態前體溶液，其含有具有相對摩爾比例的鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥元素中一種或多種。在步驟324中施加該前體薄膜。
在優選的實施例中，前體是通過MOCVD來施加的，其中該MOCVD為例如，1997年7月15日授予Paz de Araujo等人的美國專利No.5,648,114中所述的，或者1999年1月21日出版的國際公開No.99/02756中所述的。如果使用MOCVD技術，則該處理過程直接進行到圖7中的第二列。在MOCVD處理后，可以任選地執行RTP處理。該RTP步驟在從400℃到750℃的固定溫度范圍內進行，優選的是，在600℃和700℃之間進行十秒至五分鐘之間的時間，優選的是從大約三十秒到兩分鐘。可以使用幾個RTP脈沖。緊接著該RTP處理可以任選地執行爐內退火步驟，或直接在施加處理324之后執行。如果執行爐內退火步驟，則優選的是在650℃到750℃的溫度范圍內執行該步驟30分鐘到90分鐘，更優選的是在大約650℃的溫度下執行大約60分鐘。
在MOCVD處理中重要的是在前體中使用過量的鉍。在形成霧以及在汽化和沉積處理過程中，鉍趨向于形成比通過前體中其它金屬形成的化合物更容易汽化的化合物。高揮發性的鉍化合物可以在霧化、汽化和沉積處理過程中泄漏出。這樣，為了在最終的薄膜中得到合適的化學計量，必須在前體中添加過量的鉍。
在替換處理過程中，處理過程324在襯底上形成了液體涂層，如霧化沉積或旋壓，然后優選地，該處理過程進行到烘干步驟326，并從該步直接進行到RTP處理過程336、退火處理過程338，或者兩個處理過程一起進行。優選地，該烘干步驟是在不超過300℃的溫度下發生的，在基本上為純氧氣的加熱板上，或至少在含有氧的氣體中，持續不超過15分鐘。優選地，RTP處理和爐內退火處理是在如上所述的溫度和時間下進行的。
在第二種替換處理過程中，前體溶液的液體涂層是在步驟324中施加到襯底上的，緊接著該步驟324的是烘干處理326和氧化處理328。在這種情況下，在烘干步驟326中，將帶有液態前體涂層的襯底在較低的溫度下進行烘烤并烘干，優選地，該溫度不超過300℃，更優選地，是100℃或更高。優選地，烘干步驟在基本上為純氧氣的加熱板中，或者在至少為含有氧的氣體中執行，持續進行不超過15分鐘。例如，在用到的實際處理過程中，在利用完旋涂技術后，利用保持在160℃的加熱板對液態前體薄膜持續烘干1分鐘，形成了固態前體薄膜。在步驟328中，根據本發明的液態強氧化劑被施加到固態前體薄膜上。在優選的旋壓方法中，通過旋涂施加水中的5％的H2O2過氧化氫溶液。在烘干和烘烤步驟330中，包括固態前體薄膜和強氧化劑的襯底在不超過300℃的低溫下烘干并烘烤，優選地在160℃的加熱板中持續1分鐘，形成了固態金屬氧化物薄膜。將前體薄膜暴露給強氧化劑的步驟包括步驟328和330的組合。在步驟332中，進行任選的UV處理。優選地，固態金屬氧化物薄膜用波長為從150nm到350nm的紫外線輻射(“UV”)持續處理5分鐘，優選地，其波長為約260nm。在加熱步驟334中，固態金屬氧化物薄膜在低溫下在含有氧的氣體中進行烘烤。如果進行任選的UV步驟332，則加熱步驟334優選地包括在160℃下持續1分鐘的加熱板烘烤，緊接著是在260℃下持續4分鐘的加熱板烘烤。如果不執行任選的步驟332，則優選地，在步驟334中不進行160℃的烘烤，而是僅執行持續4分鐘的260℃烘烤。優選地，進行RTP步驟336。該RTP處理可以在傳統的RTP裝置中進行。在從500℃到700℃的溫度范圍內，在從5秒鐘到5分鐘的時間范圍內持續進行RTP。優選地，以每秒鐘10℃到100℃的實際斜率，更優選地是每秒鐘大約50℃，在650℃的溫度下持續進行RTP處理30秒鐘。來自鹵素燈、紅外線燈或紫外線燈的輻射提供用于RTP步驟的加熱源。在下面的例子中，使用了在環境大氣壓力下利用鹵素源的AG Associates 410型加熱脈沖發生器。該RTP是在含有氧的氣體，優選地是在基本上為純氧氣中執行的。在RTP處理過程中，任何殘留的有機物都被燒掉并汽化了。同時，RTP中溫度的快速升高促進了晶核形成；也就是說，在從步驟326到334中形成的固態薄膜中產生了分層超晶格材料的大量晶粒。這些晶粒作為核，在這些核的基礎上可進行進一步的結晶。在RTP處理過程中存在的氧氣幫助形成了這些晶粒。
退火步驟338典型地包括在升高的溫度下，優選地在650℃下對固態金屬氧化物薄膜進行爐內退火。在步驟338中的爐內退火是在含有氧的氣體，通常是氧氣中執行的。優選地，步驟338在氧氣中的退火時間不超過90分鐘。步驟336的RTP和步驟338的氧氣退火可以在空氣、氧含量高于空氣中氧含量的富氧氣體、或“缺氧”氣體中進行，其中在缺氧氣體中，其氧的相對量小于空氣中氧的相對量。優選地，它們在氧氣中執行。
無論用什么處理過程來形成分層超晶格材料薄膜，都是在步驟340中形成頂電極。優選地，通過RF噴涂鉑單層來形成該電極，但也可以通過直流噴涂、離子束噴涂、真空沉積或其它適合的傳統沉積處理來形成。如果希望進行電子器件設計，則在金屬沉積之前，可以利用傳統的光刻法和蝕刻法在鐵電分層超晶格材料上形成圖案，然后在沉積后的第二處理過程中形成圖案以形成頂電極。在下面所述的例子中，利用傳統的光刻技術和離子束蝕刻一起形成圖案以形成頂電極和分層超晶格材料。
由于是沉積的，頂電極與分層超晶格材料的薄膜的粘合通常是很差的。通過在步驟342中的后期退火改善了該粘合。該后期退火可以在500℃到700℃之間的溫度下在電爐內執行。低于500℃的后期退火不會改善電極的粘合，由此產生的電容器器件將趨向于非常的漏，并在更差的情況下會短路。優選地，步驟342中的后期退火是在650℃下執行的。
或者是持續了30分鐘到60分鐘的傳統的爐內后期退火，或者是可供選擇的持續了5秒鐘到5分鐘的RTP后期退火，或者兩種方式都采用的后期退火釋放了頂電極中以及在電極和鐵電薄膜之間的分界面中的內部應力。同時，后期退火步驟342在由頂電極的噴涂而得到的分層超晶格材料中重建了微結構，結果改善了材料的性能。無論后期退火是在形成圖案步驟之前還是之后執行的，最后的影響都是相同的，形成圖案步驟是在下文中結合步驟344提到的。對于大部分的電特性，可以使用惰性氣體，如氦、氬和氮，其具有與氧氣所產生的結果基本相同的結果，從而減小了在升高的溫度下集成電路暴露在氧氣中的程度。
通常在步驟344中完成該電路，步驟344可以包括多個子步驟例如，沉積ILD、形成圖案以及銑削、以及沉積布線層。
在進一步的實施例中，可以改進傳統的MOCVD裝置和MOCVD薄膜沉積技術以制造根據本發明的薄膜。在一種變型中，在前體薄膜的沉積過程中可以將濃的氧化氣體添加到CVD反應室中。優選地，大約有容積百分比為20的臭氧被保持在CVD反應室中，同時在升高的溫度，優選為大約650℃下加熱襯底。在另一種變型中，在反應室中不是利用濃的氧化氣體，而是可以通過如上所述在前體薄膜的CVD沉積之后，利用液態或氣態的強氧化劑，來氧化前體薄膜。
在另一種實施例中，薄膜在高于大氣壓力的壓力下暴露在含有氧的氣體中。暴露在壓力下可以在沉積、烘干、烘烤或退火過程中進行。優選地，壓力在兩個和十個大氣壓之間，更優選的是，在兩個和五個大氣壓之間。
例子4在這個例子中，(Bi1-xLanx)4Ti3O12電容器是由含有鉍、鑭系元素和鈦的前體溶液制成的。使用了包括釹、釓、鐿、鐠和鑭的各種鑭系元素，其具有各種鑭系元素濃度，其中0.1≤x≤0.9。在所有的例子中，鑭系元素和鈦前體是異丙氧基鹽，鉍前體是三苯基鉍，溶劑是辛烷。沉積處理為在650℃下進行MOCVD，緊接著在675℃下進行RTP處理，并在650℃下在氧中進行爐內退火。在這個例子中形成的電容器與圖4中的相似，但是沒有FET 551、互連554和592、以及ILD 586。一系列p型硅片襯底561被氧化，以形成二氧化硅層572。厚度大約為200nm的鉑的底電極580被噴涂沉積到氧化層572上。這些在650℃下在O2中退火30分鐘，并在低真空中在180℃下脫水30分鐘。如上所述形成了(Bi1-xLanx)4Ti3O12薄膜，噴涂沉積鉑以制成厚度大約為200nm的頂電極層584。鉑和鑭系元素鉍鈦層被銑削以形成電容器，然后執行灰化處理，緊接著在O2氣體中在650℃下進行30分鐘的后期退火。該電容器的厚度為大約110納米，表面積恰好在8000μm2以下。初步結果表明，在大多數情況下都可以制成有用的電容器，盡管必須調節沉積和退火的溫度以得到理想的結果。結果最好的是用釹，其顯示出，所形成的電容器的極化率高達40μC/cm2，高于任何一種現有的分層超晶格材料。
例子5在這個例子中，通過霧化沉積制造出鉍鑭鈦(BLT)集成電路薄膜電容器。如上文所表明的，用于BLT的通式優選的是(Bi1-xLanx)4Ti3O12，盡管有時在本領域中有時也使用其它等效的通式。在這個例子中，前體是異丙氧基鑭、三苯基鉍和異丙氧基鈦的混合物，它們具有這樣的比例，使得可以生產出具有通式(Bi3.25La0.75)4Ti3O12的BLT材料。在這個例子中形成的電容器與圖4的相似，只是沒有FET 551、互連554和592、以及ILD 586。一系列p型硅片襯底561被氧化，以形成二氧化硅層572。厚度大約為200nm的鉑的底電極580被噴涂沉積到氧化層572上。這些在650℃下在O2中退火30分鐘，并在低真空中在180℃下脫水30分鐘。利用如上所述的前體通過旋壓沉積形成BLT薄膜，緊接著在300℃下在加熱板上烘干5分鐘，在675℃下快速加溫退火(RTA)三十秒鐘，并且在650℃下在氧中進行60分鐘爐內退火。噴涂沉積鉑以制成厚度大約為200nm的頂電極層584。銑削鉑和鉍鑭鈦層以形成電容器，然后執行灰化處理，緊接著在O2氣體中在650℃下進行30分鐘的焊后退火。該電容器的厚度為大約110納米，表面積為7850μm2。在三伏電壓下的極化率，2Pr，為12.65μC/cm2，在10伏電壓下升高到18.10μC/cm2。在3伏電壓下的矯頑電壓是175.4，在10伏電壓下升高到235.12。接近5伏時的泄漏電流是10-6安培每平方厘米或更小。
執行相同的處理，只是爐內退火溫度升高到700℃。這樣，在3伏電壓下的極化率，2Pr，此時為17.60μC/cm2，在10伏電壓下升高到22.32μC/cm2。在3伏電壓下的矯頑電壓是177.95，在10伏電壓下升高到216.79。4伏時的泄漏電流是10-6安培每平方厘米或更小。
例子6在這個例子中，由鏑鉍鈦(DBT)液態前體溶液制造集成電路薄膜電容器，表2中示出了它的成分。
表2

溶液中含有對應于化學計量通式Dy2/3Bi2.2Ta2O9的化學前體的量。前體溶液中含有下面的初始前體二甲苯中的辛酸鏑、二甲苯中的鉍鈦溶液和2-己酸乙酯鉍。這些化學制品被組合在燒瓶中，加熱并攪動，同時允許其體積從大約10ml減小到大約5ml。然后用二甲苯稀釋該溶液至6ml以制成大約0.155mol/l的最終的前體。利用相應的加熱步驟，使用施加前體涂層和強氧化劑的一個順序形成電容器，并且鐵電薄膜的厚度大約為100nm。
在這個例子中形成的電容器與圖4的相似，只是沒有FET 551、互連554和592、以及ILD 586。一系列p型硅片襯底561被氧化，以形成二氧化硅層572。厚度大約為200nm的鉑的底電極580被噴涂沉積到氧化層572上。這些在650℃下在O2中退火30分鐘，并在低真空中在180℃下脫水30分鐘。以1800rpm在底電極580上沉積DBT前體溶液的0.12克分子的旋涂層30秒鐘。通過在160℃下在O2氣體中在加熱板上加熱1分鐘來對其進行烘干，形成固態前體薄膜。通過旋涂將液態強氧化劑施加到晶片上的前體薄膜上。大約20ml的在水中的5％的H2O2被施加到晶片的中央，以500rpm旋轉5秒鐘，然后以1500rpm旋轉30秒鐘。在160℃下在O2氣體中在加熱板上烘干并烘烤強氧化劑的旋涂層1分鐘，然后在260℃下進行4分鐘。然后在O2氣體中在650℃下以100℃每秒的斜率利用快速加熱處理(RTP)處理晶片上形成的金屬氧化物薄膜30秒鐘。在“濕”O2氣體的大氣中在625℃下對晶片和涂層退火90分鐘。該“濕”氧氣體是通過在將O2注入到退火爐內之前使其作泡狀經過95℃的水而制成的。這些步驟形成了厚度為大約90nm并包含鏑鉍鈦分層超晶格材料的鐵電薄膜582。噴涂沉積鉑以制成厚度為大約200nm的頂電極層584。銑削鉑和鏑鉍鈦層以形成電容器，然后執行灰化處理，緊接著在O2氣體中在650℃下進行30分鐘后期退火處理。電容器的表面積大約為8000μm2。通過測量磁滯曲線、極化率、泄漏電流和矯頑磁場研究了根據本發明制成的鏑鉍鈦電容器的鐵電特性和電特性。用2Pr值表示的測得的剩余極化強度，Pr，在5伏時大約為16μC/cm2。其它的參數在現有技術中分層超晶格材料的范圍內。
本發明關鍵的特征是，可以使用異丙醇鹽用于所有鑭系元素的前體。所有的鑭系元素形成如在上面提到的化合物中有用的其它元素形成的異丙醇鹽，如鈦。這使得可以形成這樣的前體，其中除了鉍的所有金屬都是異丙醇鹽。這也使得在商業制造過程中可以更容易地儲存、混合和廣泛處理前體。
本發明的另一個特征是，在包括羧酸鹽的旋壓和霧化沉積處理中使用辛烷作為溶劑。鑭系元素前體在辛烷中都是可溶解的，由于辛烷沒有毒，所以與許多更傳統的溶劑相比，它是更容易使用的溶劑。
已經描述了本發明目前認為是優選的實施例。應該理解的是，本發明可以修改為其它具體的方式，而不會脫離它的精神或主要特征。例如，盡管本發明描述的是采用的是硅襯底，但也可以使用其它的襯底，如砷化鎵、鍺、硅鍺和其它襯底。可以使用許多其它的鐵電結構和電介體結構。此外，既然已經論證了由利用鑭系元素的分層超晶格材料制成的鐵電體或電介體的優點和可使用性，那么就可以設計出許多其它的利用鑭系元素的分層超晶格材料。因此，這些實施例應被看作是說明性的而不是限制性的。本發明的范圍由所附的權利要求來表明。
權利要求
1.一種集成電路(40)，包括襯底(41)，和形成在所述襯底上的分層超晶格材料的薄膜(57)，其特征在于，所述薄膜包括從下面的組中選出的元素，該組包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥。
2.一種集成電路(40)，包括襯底(41)和形成在所述襯底上的分層超晶格材料的薄膜(57)，所述分層超晶格材料包括A位元素、B位元素、超晶格發生器元素和陰離子，其特征在于，所述A位元素包括從下面的組中選出的元素，該組包括鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥。
3.如權利要求1或2的集成電路，其特征在于，所述分層超晶格材料的薄膜還包括從由鉍和鈦組成的組中選出的一種或多種材料。
4.如權利要求1的集成電路，其特征在于，所述薄膜是鐵電體。
5.如權利要求2的集成電路，其特征在于，所述薄膜是鐵電體。
6.如權利要求1、2、4或5的集成電路，其特征在于，所述薄膜形成存儲器(500)的一部分。
7.一種集成電路(40)，包括襯底(41)，和形成在所述襯底上的分層超晶格材料的薄膜(57)，其特征在于，所述薄膜具有通式Am-1(Bi1-xLanx)2MmO3m+3，其中A是A位元素，M是B位元素，O是氧，m是整數或分數，Lan表示從下面的組中選出的一種或多種材料，該組包括鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥，并且0＜x＜1。
8.如權利要求7的集成電路，其特征在于，所述通式包括(Az-1Lan[2/3]z)m-1Bi2MmO3m+3，其中，A是除了鑭系元素的A位元素，M是B位元素，Lan是鑭、鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥中的一種或多種，0＜z≤1，并且m是整數或分數。
9.一種集成電路(40)，包括襯底(41)，其特征在于，鉍分層材料的薄膜形成在所述襯底(41)上，其中鑭系元素部分地替換了所述鉍分層材料中的所述鉍。
10.如權利要求7的集成電路，其特征在于，所述分層超晶格材料具有通式(Bi1-xLanx)4Ti3O12。
11.如權利要求7的集成電路，其特征在于，0.1≤x≤0.9。
12.如權利要求11的集成電路，其特征在于，0.1≤x≤0.5。
13.如權利要求7的集成電路，其特征在于，所述通式包括A(Bi1-xLanx)2Ta1-yNbyO9，其中A＝Sr、Ca、Ba或Pb，并且1≤y≤0。
14.如權利要求7的集成電路，其特征在于，所述通式包括(Bi1-xLanx)2Bi4Ti3O15。
15.如權利要求7的集成電路，其特征在于，所述通式包括A(Bi1-xLanx)4Ti4O15，其中A＝Sr、Ca、Ba或Pb。
16.如權利要求7的集成電路，其特征在于，所述通式包括A2(Bi1-xLanx)4Ti5O18，其中A＝Sr、Ca、Ba或Pb。
17.如權利要求8的集成電路，其特征在于，0.1≤z≤0.9。
18.如權利要求8的集成電路，其特征在于，0.1≤z≤0.5。
19.如權利要求8的集成電路，其特征在于，所述通式包括Lan2/3Bi2TayNb1-yO9，其中0≤y≤1。
20.如權利要求7的集成電路，其特征在于，所述通式包括(A1-zLan[2/3]z)m-1(Bi1-xLanx)2MmO3m+3，其中0＜z≤1。
21.如權利要求20的集成電路，其特征在于，所述通式包括(Bi1-zLanz)2/3(Bi1-xLanx)2B2O9，其中B是B位元素。
22.如權利要求7或9的集成電路，其特征在于，所述薄膜是鐵電體。
23.如權利要求22的集成電路，其特征在于，所述薄膜形成存儲器(500)的一部分。
24.如權利要求7的集成電路，其特征在于，所述薄膜形成存儲器(500)的一部分。
25.一種制造存儲器件的方法，所述方法包括提供襯底(41)；在所述襯底上形成存儲單元(500)，所述方法的特征在于，在所述襯底上形成所述存儲單元的所述過程包括以薄膜(57)的形式自發地形成分層超晶格材料結構，所述分層超晶格材料包括從下面的組中選出的元素，該組包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥；所述方法進一步包括在所述襯底上完成所述存儲器。
26.一種制造集成電路(40)的方法，所述方法包括提供襯底(41)；在所述襯底上形成分層超晶格材料(57)的薄膜，所述方法的特征在于，所述分層超晶格材料包括從下面的組中選出的元素，該組包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥；所述方法進一步包括在所述襯底上完成所述集成電路。
27.如權利要求25或26的方法，其特征在于，所述分層超晶格材料還包括鉍。
28.如權利要求25或26的方法，其特征在于，所述分層超晶格材料還包括鈦。
29.如權利要求25或26的方法，其特征在于，所述元素包括鑭。
30.如權利要求25或26的一種制造存儲器件的方法，其特征在于，所述元素包括釹。
31.如權利要求25或26的一種制造存儲器件的方法，其特征在于，所述元素包括鏑。
32.如權利要求25或26的一種制造存儲器件的方法，其特征在于，所述元素包括釓。
33.如權利要求25的一種制造存儲器件的方法，其特征在于，所述分層超晶格材料是鐵電體。
34.如權利要求26的一種制造集成電路的方法，其特征在于，所述薄膜是鐵電體。
35.一種制造鐵電分層超晶格材料(57)的方法，所述方法包括提供襯底(312)；提供液態前體(322)，該液態前體包括多種適合于形成分層超晶格材料(57)的金屬，所述方法的特征在于，所述金屬包括從下面的組中選出的元素，該組包括鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥；將所述前體液體施加至所述襯底(324)；所述方法進一步包括在所述襯底上處理所述前體，以在所述第一襯底上形成包含所述金屬的分層超晶格材料。
36.如權利要求35的方法，其特征在于，所述前體液體包括從由金屬醇鹽和金屬羧酸鹽組成的組中選出的金屬化合物。
37.如權利要求35的方法，其特征在于，所述前體液體包括金屬化合物，該金屬化合物包括在所述組中的所述金屬中的一種的醇鹽。
38.如權利要求36的方法，其特征在于，所述液態前體包括辛烷。
39.如權利要求36的方法，其特征在于，所述施加和處理過程包括有機金屬化學氣相沉積(MOCVD)。
40.如權利要求35的方法，其特征在于，所述處理過程包括在從500℃到750℃的溫度下的RTP。
41.如權利要求35的方法，其特征在于，所述前體包含超過形成所述分層超晶格材料所需化學計量的鉍。
全文摘要
集成電路(40)包括分層超晶格材料(57)，該分層超晶格材料包括元素鈰、鐠、釹、钷、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿和镥中的一種或多種。這些元素可以是A位元素，或者是分層超晶格材料中的超晶格發生器元素。在一個實施例中，這些元素中的一種或多種代替了鉍分層材料中的鉍。優選地，它們也用于與下面這些元素中的一種或多種組合使用鍶、鈣、鋇、鉍、鎘、鉛、鈦、鉭、鉿、鎢、鈮、鋯、鉍、鈧、釔、鑭、銻、鉻、鉈、氧、氯和氟。這些材料中的一些材料是鐵電體，它們在相對較低的溫度下結晶。其它材料是高介電常數材料，它們經過長時間的使用也不會退化或用壞。
文檔編號C30B7/00GK1618123SQ02827688
公開日2005年5月18日 申請日期2002年9月17日 優先權日2001年11月29日
發明者卡洛斯·A·帕斯·德阿勞約, 拉里·D·麥克米倫, 納拉楊·索拉亞鵬 申請人:塞姆特里克斯公司