專利名稱：阻抗測量結構的制作方法
技術領域：
本發明是有關于一種阻抗測量結構，且特別是有關于一種可制作于電路基板表面的阻抗測量結構。
就公知而言，芯片封裝用的基板或印刷電路板均針對實際的應用來加以設計，并須同時設計基板或印刷電路板的內部線路的線寬、線高、線距及介電層厚度，進而控制印刷電路板的內部線路的電阻抗值。值得注意的是，由于芯片封裝用的基板或印刷電路板于工藝上的些微偏差，均有可能導致內部線路的線寬、線高、線距或介電層厚度相對地產生誤差，使得內部線路的電阻抗值超出或低于原先設計的電阻抗值的公差范圍(tolerance)。
承上所述，芯片封裝用的基板或印刷電路板于制作完成后，均未檢測其內部線路的電阻抗值，即進行下一階段的組裝作業，而僅在最終的實際產品上進行電阻抗值的檢測。當基板或印刷電路板的內部線路的電阻抗值一旦不符合設計上的要求時，勢必將降低最終實際產品的生產合格率。因此，芯片封裝用的基板或印刷電路板于制作完成后，有必要預先檢測其內部線路的電阻抗值，以排除電阻抗值不符標準的芯片封裝用的基板或印刷電路板，使其無法進行下一階段的組裝作業，進而提升最終實際產品的生產合格率，并同時降低其制造成本。
基于本發明的上述目的，本發明提出一種阻抗測量結構，適用于一電路基板，此阻抗測量結構具有一第一測量焊墊及一第二測量焊墊，二者均配置于電路基板的表面。并且，此阻抗測量結構還具有一測量跡線，其配置于電路基板的表面，且測量跡線的一端連接至上述第二測量焊墊。其中，電路基板的表面具有一圖案化線路層，而阻抗測量結構由此圖案化線路層所構成。此外，電路基板具有一接地電路，而第一測量焊墊電連接至接地電路。另外，電路基板具有一保留區域及一切除區域，而此阻抗測量結構配置于切除區域的表面。
附圖標記說明10電路基板 12切除區域12a板邊 12b切割道14保留區域 16接地電路100阻抗測量結構 102第一測量焊墊104第二測量焊墊 106測量跡線200阻抗測量結構 202第一測量焊墊204第二測量焊墊 206第一測量跡線212第三測量焊墊 214第四測量焊墊216第二測量跡線 222第五測量焊墊請同樣參考
圖1，電路基板10通常由多層圖案化線路層及多層絕緣層相互交錯疊合而成，為了確定電路基板10的圖案化線路層的導電跡線，其線寬、線高(線厚)、線距及介電層厚度是否都在公差(tolerance)范圍內，因此，在制作電路基板10的同時，本發明利用電路基板10表層的圖案化線路層來構成一阻抗測量結構100。此外，為了增加阻抗檢測作業上的便利性，通常是將阻抗測量結構100設計于電路基板10的表面。另外，由于阻抗測量結構100在測量其電阻抗值后，即失去它的作用，故可將阻抗測量結構100設計位于電路基板10的切除區域12，包括設計在板邊12a或切割道12b，且分別鄰近于各個保留區域14，即位于未裁切的線路結構的旁邊。
請同時參考圖1、圖2A、圖2B，其中圖2A、圖2B分別為本發明實施例的一種阻抗測量結構，其應用于單一傳輸線(Single End)的示意圖。首先，如圖2A所示，阻抗測量結構100主要由一第一測量焊墊102、一第二測量焊墊104及一測量跡線106組成，其中第一測量焊墊102配設于電路基板10的表面，并經由繞線而電連接至電路基板10的接地電路16，例如一片狀接地結構(ground plane)，而第二測量焊墊104亦配設于電路基板10的表面，并相鄰于第一測量焊墊102，而測量跡線106則配設于電路基板10的表面，且測量跡線106的一端連接至第二測量焊墊104。因此，在圖1的電路基板10于制作完成后，可將阻抗測量儀器的探針分別接觸第一測量焊墊102及第二測量焊墊104，即可測量到這一段測量跡線106的電阻抗值。此外，如圖2B所示，除了阻抗測量結構100的第一測量焊墊102可經由繞線而電連接至接地電路16外，測量跡線106的另一端亦可經由繞線而電連接至接地電路16，在這樣的連接方式下，同樣可利用阻抗測量儀器經由第一測量焊墊102及第二測量焊墊104來測量出此段測量跡線106的電阻抗值。
請再參考圖1、圖2A，由于測量跡線106的電阻抗值的大小對應測量跡線106的線長、線寬及線高，故可讓此測量跡線106預先設計具有特定的線長、線寬及線高，并對應此段測量跡線106的線長、線寬及線高，而設定其電阻抗值的公差范圍，因此，在大量制作圖1的電路基板10的情況下，可抽樣檢測電路基板10的阻抗測量結構100，一旦發現阻抗測量結構100的測量跡線106的電阻抗值超出原先設定的電阻抗值范圍時，則表示電路基板10的工藝發生問題，例如對位準確度下降或蝕刻率改變等工藝上的問題。
由于芯片內部的組件及線路的集成度(Integration)均日益增加，為了預防訊號于傳輸的過程中受到電磁場的干擾，因而發生訊號判讀錯誤的現象，故公知技術產生出差動訊號(Differential Pair)的雙傳輸線的設計。請參考圖3A、圖3B，其分別為本發明實施例的另一種阻抗測量結構，其應用于差動訊號傳輸線的示意圖。首先，如圖3A所示，阻抗測量結構200針對檢測差動訊號的成對導電跡線的電阻抗值而設計，阻抗測量結構200主要由第一測量焊墊202、第二測量焊墊204及第一測量跡線206，以及第三測量焊墊212、第四測量焊墊214及第二測量跡線216所組成，其均可由圖1的電路基板10的表層的圖案化線路層所構成。
請同樣參考圖3A，第一測量焊墊202、第二測量焊墊204及第一測量跡線206均配設于圖1的電路基板10的表面，而第一測量焊墊202可經由繞線而電連接至接地電路16，且第二測量焊墊204的位置鄰近于第一測量焊墊202的位置，而第一測量跡線206的一端則連接至第二測量焊墊204。此外，第三測量焊墊212、第四測量焊墊214及第二測量跡線216均配置于圖1的電路基板10的表面，且第三測量焊墊212、第四測量焊墊214及第二測量跡線216的位置均分別對應第一測量焊墊202、第二測量焊墊204及第一測量跡線206的位置，并且第三測量焊墊212可經由繞線而電連接至接地電路16。
請同樣參考圖3A，第一測量跡線206及第二測量跡線216的長度可設計相同，故可利用阻抗測量儀器經由第一測量焊墊202及第二測量焊墊204來測量第一測量跡線206的電阻抗值，并同時經由第三測量焊墊212及第四測量焊墊214來測量第二測量跡線216的電阻抗值。此外，請參考圖3B，第一測量跡線206的另一端及第二測量跡線216的另一端也可分別經由繞線而電連接至電路基板的接地電路，在這樣的連接方式下，也可利用阻抗測量儀器經由第一測量焊墊202及第二測量焊墊204來測量第一測量跡線206的電阻抗值，并同時經由第三測量焊墊212及第四測量焊墊214來測量第二測量跡線216的電阻抗值。同樣地，經由上述的阻抗測量結構所測量出的第一測量跡線及第二測量跡線的電阻抗值均不能超出原先設定電阻抗值的公差范圍，且兩者不能差異過大，否則即表示電路基板10的工藝發生問題。
由于圖3A、圖3B的第一測量焊墊202及第二測量焊墊212均電連接至接地電路16，故可將第一測量焊墊202及第三測量焊墊212整合為圖3C、圖3D的第五測量焊墊222，其位置可對應位于第二測量焊墊204及第四測量焊墊214的中間位置，而其它第二測量焊墊204、第四測量焊墊214、第一測量跡線206及第二測量跡線216之間的相關位置均不改變，如此將可經由第五測量焊墊222及第二測量焊墊204來測量第一測量跡線206的電阻抗值，并可經由第五測量焊墊222及第四測量焊墊214來測量第二測量跡線216的電阻抗值。值得注意的是，第五測量焊墊222的較佳位置可配置在與第二測量焊墊204及第四測量焊墊214等距處，如此將可獲得最佳的測量效果。
本發明實施例的阻抗測量結構制作于一電路基板的表面，例如芯片封裝用的基板或一般印刷電路板的表面，并由電路基板表層的圖案化線路層所構成。其中，阻抗測量結構由一第一測量焊墊、一第二測量焊墊及一測量跡線所構成，其中第一測量焊墊及第二測量焊墊配置于電路基板的表面，第一測量焊墊經由繞線而電連接至電路基板的接地電路，而測量跡線的一端則連接至第二測量焊墊，因此，可利用阻抗測量儀器分別經由兩測量焊墊來測量此段測量跡線的電阻抗值。此外，本發明除了設計一種可對應檢測單一傳輸線的圖2A、圖2B的阻抗測量結構100外，還設計另一種可對應檢測差動訊號傳輸線的圖3A、圖3B及圖3C、圖3D的阻抗測量結構200。
綜上所述，本發明的阻抗測量結構適用于電路基板(如芯片封裝用基板或印刷電路板)的電阻抗值的檢測，可在電路基板于制作完成后，或是制作過程中，由檢測阻抗測量結構的測量跡線的電阻抗值是否在原先設定的電性阻抗值的公差范圍內，用以表示電路基板的內部線路的線寬、線高、線距及介電層厚度，其是否符合原先設計上的要求，進而避免不合格的電路基板繼續進行下一階段的組裝工藝，如此將可有效降低最終實際產品的工藝成本，并提高其工藝合格率。
雖然本發明已以一實施例說明如上，然其并非用以限定本發明，任何熟悉此技術者，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍當以權利要求書為準。
權利要求
1.一種阻抗測量結構，適用于一電路基板，其中該電路基板具有一接地電路，其特征為該阻抗測量結構包括一第一測量焊墊，配置于該電路基板的表面，并電連接該接地電路；一第二測量焊墊，配置于該電路基板的表面；以及一測量跡線，配置于該電路基板的表面，且該測量跡線的一端連接至該第二測量焊墊。
2.如權利要求1所述的阻抗測量結構，其特征為該測量跡線的另一端電連接該接地電路。
3.如權利要求1所述的阻抗測量結構，其特征為該電路基板具有一圖案化線路層，而該阻抗測量結構由該圖案化線路層所構成。
4.如權利要求1所述的阻抗測量結構，其特征為該電路基板具有一保留區域及一切除區域，而該阻抗測量結構位于該切除區域的表面。
5.一種阻抗測量結構，適用于一電路基板，其中該電路基板具有一接地電路，其特征為該阻抗測量結構包括一第一測量焊墊，配置于該電路基板的表面，并電連接該接地電路；一第二測量焊墊，配置于該電路基板的表面；一第一測量跡線，配置于該電路基板的表面，且該第一測量跡線的一端連接至該第二測量焊墊；一第三測量焊墊，對應該第一測量焊墊的位置，而配置于該電路基板的表面，并電連接該接地電路；一第四測量焊墊，對應該第二測量焊墊的位置，而配置于該電路基板的表面；以及一第二測量跡線，對應該第一測量跡線的位置，而配置于該電路基板的表面，且該第二測量跡線的一端連接至該第四測量焊墊。
6.如權利要求5所述的阻抗測量結構，其特征為該第一測量跡線的另一端及該第二測量跡線的另一端電連接該接地電路。
7.如權利要求5所述的阻抗測量結構，其特征為該電路基板具有一圖案化線路層，而該阻抗測量結構由該圖案化線路層所構成。
8.如權利要求5所述的阻抗測量結構，其特征為該電路基板具有一保留區域及一切除區域，而該阻抗測量結構位于該切除區域的表面。
9.一種阻抗測量結構，適用于一電路基板，其中該電路基板具有一接地電路，其特征為該阻抗測量結構包括一第一測量焊墊，配置于該電路基板的表面，并電連接該接地電路；一第二測量焊墊，配置于該電路基板的表面；一第一測量跡線，配置于該電路基板的表面，且該第一測量跡線的一端連接至該第二測量焊墊；一第三測量焊墊，對應該第二測量焊墊的位置，而配置于該電路基板的表面；以及一第二測量跡線，對應該第一測量跡線的位置，而配置于該電路基板的表面，且該第二測量跡線的一端連接至該第三測量焊墊。
10.如權利要求9所述的阻抗測量結構，其特征為該第一測量跡線的另一端及該第二測量跡線的另一端電連接該接地電路。
11.如權利要求9所述的阻抗測量結構，其特征為該電路基板具有一圖案化線路層，而該阻抗測量結構由該圖案化線路層所構成。
12.如權利要求9所述的阻抗測量結構，其特征為該電路基板具有一保留區域及一切除區域，而該阻抗測量結構位于該切除區域的表面。
13.如權利要求9所述的阻抗測量結構，其特征為該第一測量焊墊的較佳位置配置在與該第二測量焊墊及第三測量焊墊等距處。
全文摘要
一種阻抗測量結構,適用于一電路基板,此阻抗測量結構具有一第一測量焊墊及一第二測量焊墊,二者均配置于電路基板的表面。阻抗測量結構還具有一測量跡線,其配置于電路基板的表面,且測量跡線的一端連接至上述第二測量焊墊。其中,電路基板具有一圖案化線路層,其位于電路基板的表層,而上述的阻抗測量結構由此圖案化線路層所構成。此外,電路基板具有一接地電路,而第一測量焊墊為電連接至上述的接地電路。另外,電路基板劃分為一保留區域及一切除區域,而此阻抗測量結構位于上述的切除區域。
文檔編號H05K1/02GK1387396SQ0212192
公開日2002年12月25日 申請日期2002年5月24日 優先權日2002年5月24日
發明者許志行, 徐鑫洲 申請人:威盛電子股份有限公司