一種多通道信號的同步采集和處理裝置的制造方法
【專利摘要】本實用新型涉及一種多通道信號的同步采集和處理裝置，包括參考時鐘、n個天線、n個射頻處理器、n個A/D轉換器以及數字信號處理與控制器。其中，n個天線構成n個通道獲得n個天線信號，n個射頻處理器與n個天線一一對應連接，且n個射頻處理器中的每一個射頻處理器將接收的天線信號下變頻到中頻模擬基帶信號，參考時鐘與n個射頻處理器連接，并為其同時提供時鐘，n個A/D轉換器與n個射頻處理器一一對應連接，用于完成中頻模擬基帶信號的模數轉換，數字信號處理與控制器與n個A/D轉換器連接，用于處理A/D轉換器輸出的數字信號以及控制其參數設置，數字信號處理與控制器與n個射頻處理器連接，用于控制其參數設置，n為大于或等于3的正整數。
【專利說明】
一種多通道信號的同步采集和處理裝置
技術領域
[0001]本實用新型涉及數據采集和處理技術領域，具體涉及一種多通道信號的同步采集和處理裝置。
【背景技術】
[0002]天線陣列是由多個相同的單個天線按照一定規律排列組成的天線系統，該系統中的每一個天線構成一個信號通道。
[0003]空間譜估計是天線陣列信號處理中的一個重要研究方向，在雷達、通信、聲吶等眾多領域有極為廣闊的應用前景。空間譜估計算法需要同時獲得天線陣列中的各天線信號。
[0004]然而，現有的信號采集裝置一般只能采集和處理單通道或雙通道的天線信號，難以同時采集和處理三通道以上的天線信號。
【實用新型內容】
[0005]為解決以上技術問題，本實用新型提供一種多通道信號的同步采集和處理裝置，包括參考時鐘、η個天線、η個射頻處理器、η個A/D轉換器和數字信號處理與控制器。其中，所述η個天線構成η個通道獲得η個天線信號，所述η個射頻處理器與所述η個天線一一對應連接，且所述η個射頻處理器中的每一個射頻處理器將接收的天線信號下變頻到中頻模擬基帶信號，所述參考時鐘與所述η個射頻處理器連接，并為其同時提供參考時鐘，所述η個A/D轉換器與所述η個射頻處理器一一對應連接，用于完成中頻模擬基帶信號的模數轉換，所述數字信號處理與控制器與所述η個A/D轉換器連接，用于處理所述A/D轉換器輸出的數字信號以及控制其參數設置，所述數字信號處理與控制器與所述η個射頻處理器連接，用于控制所述η個射頻處理器的參數設置，所述η為大于或等于3的正整數。
[0006]進一步地，所述裝置還包括與所述數字信號處理與控制器雙向連接的存儲器。
[0007]進一步地，所述裝置還包括與所述數字信號處理與控制器雙向連接的計算設備。
[0008]進一步地，所述存儲器為同步動態隨機存取內存(Synchronous Dynamic RandomAccess Memory，SDRAM)。
[0009]進一步地，所述數字信號處理與控制器由FPGA構成。
[0010]進一步地，所述數字信號處理與控制器通過PC1-E4X接口與所述計算設備連接。[0011 ]與現有技術相比，本實用新型的有益效果:
[0012]本實用新型采用的多通道信號同步采集和處理裝置，參考時鐘同時為多路射頻處理器提供時鐘，多路射頻處理器將天線感應的天線信號下變頻到中頻模擬基帶信號，并由對應的多路AD轉換器完成模數轉換，再通過數字信號處理與微控制器對數字信號進行處理，從而實現對多通道信號并行同步采集和處理，具有通道多與處理效率高等優點。
【附圖說明】
[0013]圖1是本實用新型的結構示意圖。
[0014]圖2是本實用新型具體的一種9通道信號的同步采集和處理的結構框圖。
[0015]圖3是本實用新型具體的一種5通道信號的同步采集和處理的結構框圖。
【具體實施方式】
[0016]為了使本領域的技術人員更好地理解本實實用新型的技術方案，下面結合附圖和具體實施例對本實用新型作進一步的詳細說明。
[0017]如圖1所示，一種多通道信號的同步采集和處理裝置，包括參考時鐘、η個天線、η個射頻處理器、η個A/D轉換器以及數字信號處理與控制器。其中，η個天線構成η個通道獲得η個天線信號，η個射頻處理器與η個天線一一對應連接，且η個射頻處理器中的每一個射頻處理器將接收的天線信號下變頻到中頻模擬基帶信號，參考時鐘與η個射頻處理器連接，并為其同時提供時鐘，nfA/D轉換器與η個射頻處理器一一對應連接，用于完成中頻模擬基帶信號的模數轉換，數字信號處理與控制器與η個A/D轉換器連接，用于處理A/D轉換器輸出的數字信號以及控制其參數設置，數字信號處理與控制器與η個射頻處理器連接，用于控制其參數設置，η為大于或等于3的正整數。
[0018]圖2給出了本實用新型的一個具體實施例，一種應用于空間譜估計算法同時獲得9通道天線陣列信號的采集和處理裝置，該裝置包括參考時鐘、9個天線、9個射頻處理器、9個A/D轉換器、數字信號處理與控制器、存儲器以及計算設備。其中，參考時鐘與9個射頻處理器連接，并為9個射頻處理器同時提供參考時鐘，9個A/D轉換器分別與9個射頻處理器一一對應連接，數字信號處理與控制器與9個A/D轉換器以及9個射頻處理器連接，用于控制兩者的參數設置，數字信號處理與控制器與計算設備雙向連接，用于進行空間譜估計，存儲器與所述數字信號處理與控制器雙向連接，用于存儲所述數字信號處理與控制器輸出的數據。
[0019]本實施例中，數字信號處理與控制器由FPGA構成，計算設備采用高性能計算機，且數字信號處理與控制器通過PC1-E4X接口與計算設備連接，存儲器采用同步動態隨機存取內存器。
[0020]具體地，9個天線構成9個通道感應空中信號而獲得9個天線信號，9個射頻處理器的參考時鐘同時由參考時鐘提供，且在數字信號處理與控制器下設置參數，后接收9個天線輸出的天線信號并將天線信號進行下變頻處理得到9個中頻模擬基帶信號，9個A/D轉換器的參考時鐘由數字信號處理與控制器統一提供，并在其控制下設置參數從而接收上述9個中頻模擬基帶信號并完成模數轉換得到9個數字信號，實現了 9通道信號的同步采集，數字信號處理與控制器接收9個數字信號并進行數字信號處理，包括數字下變頻處理、多速率處理以及傅立葉變換處理等，經由數字信號處理與控制器處理后的數字信號一部分傳輸至計算機進行空間譜估計，另一部分來不及上傳至計算機的數字信號則傳輸至存儲器進行緩存。
[0021]圖3給出了本實用新型的另一個具體實施例，一種應用于空間譜估計算法同時獲得5通道天線陣列信號的采集和處理裝置，該裝置包括參考時鐘、5個天線、5個射頻處理器、5個A/D轉換器、數字信號處理與控制器、存儲器以及計算設備。其中，參考時鐘與5個射頻處理器連接，并為5個射頻處理器同時提供參考時鐘，5個A/D轉換器分別與5個射頻處理器一一對應連接，數字信號處理與控制器分別與5個A/D轉換器以及5個射頻處理器連接，用于控制兩者的參數設置，數字信號處理與控制器與計算設備雙向連接，用于進行空間譜估計，存儲器與所述數字信號處理與控制器雙向連接，用于存儲所述數字信號處理與控制器輸出的數據。
[0022]本實施例中，數字信號處理與控制器由FPGA構成，計算設備采用高性能計算機，且數字信號處理與控制器通過PC1-E4X接口與計算設備連接，存儲器采用同步動態隨機存取內存器。
[0023]具體地，5個天線構成5個通道感應空中信號而獲得5個天線信號，這5個天線信號構成一個陣列信號，5個射頻處理器的參考時鐘同時由參考時鐘提供，且在數字信號處理與控制器下設置參數，后接收5個天線輸出的天線信號并將天線信號進行下變頻處理得到5個中頻模擬基帶信號，5個A/D轉換器的參考時鐘由數字信號處理與控制器統一提供，并在其控制下設置參數從而接收上述5個中頻模擬基帶信號并完成模數轉換得到5個數字信號，實現了 5通道信號的同步采集，數字信號處理與控制器接收5個數字信號并進行數字信號處理，包括數字下變頻處理、多速率處理以及傅立葉變換處理等，經由數字信號處理與控制器處理后的數字信號一部分傳輸至計算設備進行空間譜估計，此計算設備采用高性能計算機，另一部分來不及上傳至計算機的數字信號則傳輸至存儲器進行緩存。
[0024]需要說明的是，上述實施例本實用新型實施例還可以應用于其它數目的多通道(如3通道、4通道、6通道、8通道、10通道或更多數目的通道)信號采集和處理。
[0025]應當指出的是，以上僅是本實用新型的優選實施方式，上述優選實施方式不應視為對本實用新型的限制，本實用新型的保護范圍應當以權利要求所限定的范圍為準。對于本技術領域的普通技術人員來說，還可以稍做改進和簡單變換，但這些改進和變換也應視為本實用新型的保護范圍。
【主權項】
1.一種多通道信號的同步采集和處理裝置，其特征在于，包括參考時鐘、η個天線、η個射頻處理器、η個A/D轉換器以及數字信號處理與控制器； 所述η個天線構成η個通道獲得η個天線信號； 所述η個射頻處理器與所述η個天線一一對應連接，所述η個射頻處理器中的每一個射頻處理器將接收的天線信號下變頻到中頻模擬基帶信號； 所述參考時鐘與所述η個射頻處理器連接，為所述η個射頻處理器同時提供參考時鐘； 所述η個A/D轉換器與所述η個射頻處理器一一對應連接，用于完成中頻模擬基帶信號的模數轉換； 所述數字信號處理與控制器與所述η個A/D轉換器連接，用于處理所述A/D轉換器輸出的數字信號以及控制其參數設置； 所述數字信號處理與控制器與所述η個射頻處理器連接，用于控制所述η個射頻處理器的參數設置； 所述η為大于或等于3的正整數。2.根據權利要求1所述的多通道信號的同步采集和處理裝置，其特征在于，還包括:與所述數字信號處理與控制器雙向連接的存儲器。3.根據權利要求1所述的多通道信號的同步采集和處理裝置，其特征在于，還包括:與所述數字信號處理與控制器雙向連接的計算設備。4.根據權利要求2所述的多通道信號的同步采集和處理裝置，其特征在于，所述存儲器為同步動態隨機存取內存SDRAM。5.根據權利要求1所述的多通道信號的同步采集和處理裝置，其特征在于，所述數字信號處理與控制器由FPGA構成。6.根據權利要求3所述的多通道信號的同步采集和處理裝置，其特征在于，所述數字信號處理與控制器通過PC1-E4X接口與所述計算設備連接。
【文檔編號】H04L27/16GK205681409SQ201620555559
【公開日】2016年11月9日
【申請日】2016年6月8日 公開號201620555559.5, CN 201620555559, CN 205681409 U, CN 205681409U, CN-U-205681409, CN201620555559, CN201620555559.5, CN205681409 U, CN205681409U
【發明人】龔曉峰, 鮮果
【申請人】成都大公博創信息技術有限公司