一種高速視頻數據采集顯示系統的制作方法
【專利摘要】本實用新型公開了一種高速視頻數據采集顯示系統，包括FPGA控制器以及與其相連的報警模塊，所述FPGA控制器通過攝像頭配置模塊及SCCB總線連接OV7607攝像頭，且OV7607攝像頭將采集的數據信息傳輸至FPGA控制器，所述FPGA控制器通過VGA接口連接投影儀/顯示器，通過JTAG接口連接CPU，由前段攝像頭(OV7670)進行數據采集并將數據存儲到FPGA的內部RAM中，利用FPGA實現快速讀寫及收發控制，并通過Nios Ⅱ控制CPU將采集到的數據控制在VGA顯示屏上，達到高度匹配兼容性，實現了高效高速的數據采集功能。
【專利說明】
一種高速視頻數據采集顯示系統
技術領域
[0001]本實用新型涉及網絡視頻監控技術領域，具體為一種高速視頻數據采集顯示系統。
【背景技術】
[0002]數字信號處理技術的快速發展給現代處理機設計帶來了生機，與此同時復雜而龐大的數據處理和傳輸任務，也使處理機的設計面臨著極大的挑戰。在圖像采集、視頻信號處理等諸多領域，高效高速的數據傳輸方案成為設計傳輸的難點。
【實用新型內容】
[0003]針對以上問題，本實用新型提供了一種高速視頻數據采集顯示系統通過在傳統的視頻數據采集的基礎上增加數據采集的速率以及改善視頻清晰度的的功能，可以有效解決【背景技術】中的問題。
[0004]為實現上述目的，本實用新型提供如下技術方案:一種高速視頻數據采集顯示系統，包括FPGA控制器以及與其相連的報警模塊，所述FPGA控制器通過攝像頭配置模塊及SCCB總線連接0V7607攝像頭，且0V7607攝像頭將采集的數據信息傳輸至FPGA控制器，所述FPGA控制器通過VGA接口連接投影儀/顯示器，所述FPGA控制器通過JTAG接口連接CPU。
[0005]優選的，FPGA控制器采用N1sΠ內核作為系統的控制單元。
[0006]與現有技術相比，本實用新型的有益效果是:由0V7670攝像頭進行數據采集并將數據存儲到FPGA的內部RAM中，利用FPGA實現快速讀寫及收發控制，并通過N1s Π控制CPU將采集到的數據控制在VGA顯示屏上，實現了高效高速的數據采集功能，通過攝像頭配置模塊將0V7607攝像頭傳出的速率從25MHz轉為50MHz，并利用PLL實現倍頻，同時對采集模塊獲取的信息根據預設確定所監控狀態是否需要報警，如需報警，則由報警模塊產生報警信號。
【附圖說明】
[0007]圖1為本實用新型結構不意圖；
[0008]圖中:1-FPGA控制器;2-報警模塊;3_攝像頭配置模塊;4-SCCB總線;5-0V7607攝像頭;6-VGA接口 ； 7-投影儀/顯示器;8-JTAG接口 ； 9-CPU。
【具體實施方式】
[0009]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0010]實施例:
[0011 ]請參閱圖1，本實用新型提供一種技術方案:一種高速視頻數據采集顯示系統，包括FPGA控制器I以及與其相連的報警模塊2，所述FPGA控制器I通過攝像頭配置模塊3及SCCB總線4連接0V7607攝像頭5，且0V7607攝像頭5將采集的數據信息傳輸至FPGA控制器1，所述FPGA控制器I通過VGA接口 6連接投影儀/顯示器7，所述FPGA控制器I通過JTAG接口 8連接CPU9;FPGA控制器I采用N1sII內核作為系統的控制單元。
[0012]由0V7670攝像頭進行數據采集并將數據存儲到FPGA的內部RAM中，利用FPGA實現快速讀寫及收發控制，并通過N1s Π控制CPU將采集到的數據控制在VGA顯示屏上，實現了高效高速的數據采集功能，通過攝像頭配置模塊將0V7607攝像頭傳出的速率從25MHz轉為50MHz，并利用PLL實現倍頻，同時對采集模塊獲取的信息根據預設確定所監控狀態是否需要報警，如需報警，則由報警模塊產生報警信號。
[0013]以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。
【主權項】
1.一種高速視頻數據采集顯示系統，其特征在于，包括FPGA控制器(I)以及與其相連的報警模塊(2)，所述FPGA控制器(I)通過攝像頭配置模塊(3)及SCCB總線(4)連接0V7607攝像頭(5)，且0V7607攝像頭(5)將采集的數據信息傳輸至FPGA控制器(I)，所述FPGA控制器(I)通過VGA接口( 6)連接投影儀/顯示器(7)，所述FPGA控制器(I)通過JTAG接口( 8)連接CPU(9)02.根據權利要求1所述的一種高速視頻數據采集顯示系統，其特征在于，FPGA控制器(I)采用N1sII內核作為系統的控制單元。
【文檔編號】G08B21/18GK205657793SQ201620358408
【公開日】2016年10月19日
【申請日】2016年4月26日 公開號201620358408.0, CN 201620358408, CN 205657793 U, CN 205657793U, CN-U-205657793, CN201620358408, CN201620358408.0, CN205657793 U, CN205657793U
【發明人】吳丹丹
【申請人】安徽師范大學