一種多業務數字合成信號的rs編解碼裝置的制造方法
【專利摘要】本實用新型公開了一種多業務數字合成信號的RS編解碼裝置，包括幀頭檢測單元、多業務信號合成單元、第一靜態存儲器單元、RS編碼單元、RS糾錯解碼單元、第二靜態存儲器單元、多業務信號拆分單元，幀頭檢測單元檢測復接數據的幀頭并產生幀頭使能信號；多業務信號合成單元將各業務信號形成合路數據，產生RAM讀寫地址；第一靜態存儲器單元產生26個檢驗字節；RS編碼單元通過RS編碼IP編碼；RS糾錯解碼單元產生使能信號對編碼數據進行解碼和糾錯；第二靜態存儲器單元丟棄校驗字節；多業務信號拆分單元將各業務信號從接收到的合路數據中拆分開來。
【專利說明】
一種多業務數字合成信號的RS編解碼裝置
技術領域
[0001]本實用新型涉及信道編碼技術領域，特別涉及一種多業務數字合成信號的RS編解碼裝置。
【背景技術】
[0002]信道編碼可以提高數據傳輸效率，降低誤碼率。信道編碼的本質是增加通信的可靠性。但信道編碼會使有用的信息數據傳輸減少，信道編碼的過程是在源數據碼流中加插一些碼元，從而達到在接收端進行判錯和糾錯的目的，這就是我們常常說的開銷。在帶寬固定的信道中，總的傳送碼率也是固定的，由于信道編碼增加了數據量，其結果只能是以降低傳送有用信息碼率為代價。
【實用新型內容】
[0003]本實用新型的目的在于克服現有技術的不足，提出一種多業務數字合成信號的RS編解碼裝置，實現了高速、高效進行編解碼。
[0004]本實用新型解決其技術問題所采用的技術方案是:
[0005]—種多業務數字合成信號的RS編解碼裝置，包括用于幀頭檢測并產生幀頭使能信號的幀頭檢測單元;用于生成合路數據和產生RAM讀寫地址的多業務信號合成單元；用于產生RS編碼所需校驗字節的第一靜態存儲器單元；用于對合路數據進行編碼的RS編碼單元；用于對合路數據進行糾錯和解碼并生成RAM讀寫地址的RS糾錯解碼單元；用于丟棄合路數據校驗字節的第二靜態存儲器單元和用于將合路數據進行拆分的多業務信號拆分單元；
[0006]所述幀頭檢測單元的輸入端連接復接數據，輸出端連接至多業務信號合成單元；所述多業務信號合成單元輸出端連接至第一靜態存儲器單元;所述第一靜態存儲器單元的輸出端連接至RS編碼單元的輸入端;所述RS編碼單元的輸出端連接至RS糾錯解碼單元的輸入端;所述RS糾錯解碼單元的輸出端連接至第二靜態存儲器單元的輸入端;所述第二靜態存儲器單元的輸出端連接至多業務信號拆分單元的輸入端。
[0007]本實用新型提供的技術方案帶來的有益效果是:提出一種多業務數字合成信號的RS編解碼裝置，實現了對多業務數字合成信號進行高速、高效的RS編解碼。
[0008]以下結合附圖及實施例對本實用新型作進一步詳細說明，但本實用新型的一種多業務數字合成信號的RS編解碼裝置不局限于實施例。
【附圖說明】
[0009]圖1為本實用新型裝置的結構框圖。
【具體實施方式】
[0010]由于各業務數字信號的頻率不一致，在編碼之前先將各路信號合成一路，根據各業務信號的速率，在每一幀給各業務信號留出相應的比特。合路數據的速率為33.792MHz，每幀1696比特。RS編碼采用按符號編碼，8比特標志一個符號位，故有效位為212字節，校驗位取26字節。這里要涉及到一個數據跨時鐘域的問題，采用靜態存儲器(RAM)來實現。通過控制RAM地址來實現寫入212字節，讀出238字節。RS編解碼采用IP核實現，解碼輸出再經過RAM，通過控制RAM讀寫地址來實現寫入238字節，讀出212字節，從而實現RS編解碼及糾錯過程。在此過程中，時序的要求非常嚴格，在每一幀的開始都有一個使能，編解碼及RAM都是嚴格按照這個使能來執行的。
[0011]參見圖1，本實用新型的一種多業務數字合成信號的RS編解碼裝置，該裝置包括幀頭檢測單元11、多業務信號合成單元12、第一靜態存儲器單元13、RS編碼單元14、RS糾錯解碼單元15、第二靜態存儲器單元16、多業務信號拆分單元17。
[0012]所述幀頭檢測單元11用于接收復接數據，采用并行數據檢測復接數據的幀頭，本實施例中，幀頭設置為“1111010000”，當檢測到幀頭時，產生一個維持一個時鐘周期的使能信號，將復接數據和產生的幀頭使能信號輸出到所述多業務信號合成單元12;
[0013]所述多業務信號合成單元12用于接收幀頭檢測單元11輸出的復接數據和幀頭使能信號，利用防止假同步技術，將各業務信號在復接數據中形成合路數據，根據不同幀頭使能信號產生RAM讀寫地址，將合路數據和RAM讀寫地址輸出到第一靜態存儲器單元13;
[0014]所述第一靜態存儲器單元13用于接收多業務信號合成單元12輸出的合路數據和RAM讀寫地址，產生26個檢驗字節，將增加了26個檢驗字節的合路數據輸出到RS編碼單元14;
[0015]所述RS編碼單元14用于接收第一靜態存儲器單元13輸出的合路數據，通過RS編碼IP核實現對合路數據的編碼，將編碼后的合路數據輸出到RS糾錯解碼單元15;
[0016]所述RS糾錯解碼單元15用于接收RS編碼單元輸出14的編碼數據，產生使能信號對編碼數據進行解碼和糾錯，將解碼糾錯后的合路數據和產生的RAM讀寫地址輸出到第二靜態存儲器單元16;
[0017]所述第二靜態存儲器單元16用于接收RS糾錯解碼單元15輸出的合路數據和RAM讀寫地址，將丟棄26個校驗字節后的合路數據輸出到多業務信號拆分單元17;
[0018]所述多業務信號拆分單元17用于接收第二靜態存儲器單元16輸出的合路數據，將待拆分的異步幀信號以數據幀為單位，按幀的順序分別進行緩存，存滿后通過多個通道并行發出。
[0019]本實施例具體的工作原理是:
[0020]由幀頭檢測單元11產生幀頭使能信號，將該信號和復接數據送入多業務信號合成單元12。在多業務信號合成單元12中，結合數據加擾技術將復接數據攜帶的各種數據信息提取出來進行處理，利用防止假同步技術，將各業務信號(語音信號、數據信號、時鐘信號等由于各業務數字信號的頻率不一致的原理，在編碼之前先將各路信號合成一路)合成復接數據中形成合路數據。同時根據不同數據幀頭使能信號產生相應的RAM讀寫地址。第一靜態存儲器單元RAM的寫時鐘為33.792MHz，讀時鐘為38.016MHz (該時鐘由FPGA內部鎖相環產生后分頻得到)。第一靜態存儲器單元RAM產生26個RS編碼所需要的校驗字節，然后將數據送入述RS編碼單元14的IP核，實現對合路數據的編碼。RS解碼單元15將收到的數據進行幀頭檢測，產生一個使能信號，同時根據該使能信號產生RS解碼所需要的使能和RAM的讀寫地址，經過RS解碼與數據速率相協調的糾錯后，將數據送入第二靜態存儲器單元。第二靜態存儲器單元RAM的寫時鐘為38.016MHz(該時鐘由位同步后得到)，讀時鐘為33.792MHz。第二靜態存儲器單元RAM輸出的數據送入多業務信號拆分單元17，將待拆分的異步幀信號以數據幀為單位，按幀的順序分別進行緩存，存滿后通過多個通道并行發出，然后將收到的數據的各業務信號提取出來送到相應的模塊進行處理。
[0021 ]本實用新型的有益效果是:
[0022]1、采用并行數據檢測幀頭，此方法設計簡單、易于理解，同時又節省資源；
[0023]2、用不同的時鐘產生的地址來控制RAM的輸入輸出數據，從而實現跨時鐘域數據的產生和恢復；
[0024]3、用加擾技術來實現避免產生連續多個“I”或者“O”現象的出現，提高了通信系統的抗干擾能力;加擾過程是在發送端用一個隨機序列(CW)對復用后的碼流進行實時擾亂控制，使用加擾序列控制對打包的數據信號進行擾亂，接收端必須獲得隨機序列(CW)，再次對碼流進行位運算才能將碼流還原，只有授權用戶才能獲取CW，才能對碼流進行解碼；
[0025]4、將復接的El信號、語音、監控等多業務數字信號合成一路，便于數據的傳輸，且有效地利用了帶寬；
[0026]5、為了防止接收長“I”信號而產生假同步信息，接收端接收到N位碼序列中包含有誤碼，那么由此產生的本地序列與發送端是不一致的，此時就很容易將接收到的含有誤碼的狀態作為本地初始狀態，這種現象叫做“假同步”，同步判斷的目的就在于防止出現“假同步”現象，保證傳輸檢測的正確性。
[0027]以上所述僅為本實用新型的較佳實施例，并不用以限制本實用新型，凡在本實用新型的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。
【主權項】
1.一種多業務數字合成信號的RS編解碼裝置，其特征在于，包括: 用于幀頭檢測并產生幀頭使能信號的幀頭檢測單元；用于生成合路數據和產生RAM讀寫地址的多業務信號合成單元；用于產生RS編碼所需校驗字節的第一靜態存儲器單元；用于對合路數據進行編碼的RS編碼單元；用于對合路數據進行糾錯和解碼并生成RAM讀寫地址的RS糾錯解碼單元;用于丟棄合路數據校驗字節的第二靜態存儲器單元和用于將合路數據進行拆分的多業務信號拆分單元； 所述幀頭檢測單元的輸入端連接復接數據，輸出端連接至多業務信號合成單元;所述多業務信號合成單元輸出端連接至第一靜態存儲器單元;所述第一靜態存儲器單元的輸出端連接至RS編碼單元的輸入端;所述RS編碼單元的輸出端連接至RS糾錯解碼單元的輸入端;所述RS糾錯解碼單元的輸出端連接至第二靜態存儲器單元的輸入端;所述第二靜態存儲器單元的輸出端連接至多業務信號拆分單元的輸入端。
【文檔編號】H04L1/00GK205545295SQ201620380854
【公開日】2016年8月31日
【申請日】2016年4月29日
【發明人】戴國良
【申請人】福建先創電子有限公司