利用fpga實現多帶寬ofdm調制的裝置的制造方法
【技術領域】 [0001 ] ：
[0002] 本實用新型與(FDM調制裝置有關。
【背景技術】 [0003] ：
[0004] 在不同的應用場合中，需要OFDM調制系統工作在不同的帶寬模式，達到最優的傳 輸效果。不同的帶寬是完全不同的采樣率，因此要共享硬件平臺必須均衡采樣頻率。目前市 場上的不同帶寬的OFDM系統的硬件平臺基本上是不一樣的，運對系統開發的時間和資金都 是一種浪費。所W通過采樣率均衡來共享硬件平臺是很有必要的。
[0005] 【實用新型內容】：
[0006] 本實用新型的目的是提供一種利用采樣率均衡來使不同帶寬的OFDM系統共享硬 件平臺的利用FPGA實現多帶寬OFDM調制的裝置。
[0007] 本實用新型是運樣實現的：
[000引利用FPGA實現多帶寬(FDM調制的裝置，信源通過信源接口接入到FPGA處理單元的 輸入端，FPGA處理單元的輸出端與數模轉換和上變頻單元的輸入端連接，數模轉換和上變 頻單元的輸出端與無線信道連接。
[0009] FPGA處理單元為EP4CE55忍片，數模轉換和上變頻單元為AD9789忍片。
[0010] 本實用新型的有益效果是:本實用新型中，FPGA處理單元負責信道編碼、OFDM調制 和采樣率均衡，數模轉換和上變頻單元將FPGA處理單元送出的信號進行數模轉換和上變 頻，可實現不同帶寬的OFDM調制，增加系統移植性，縮短開發周期，節省成本。
[00川【附圖說明】：
[0012] 圖1為本實用新型的結構框圖。
[0013] 圖2為本實用新型的FPGA處理單元采樣率均衡模塊的實現框圖。
[0014] 圖3為FPGA忍片的軟件流程圖。
【具體實施方式】 [0015] ：
[0016] 下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍 不局限于W下所述。
[0017] 如圖1所示，所述FPGA處理單元的輸出端與數模轉換與上變頻的輸入端連接，數模 轉換和上變頻的輸出端與無線信道連接。
[001引所述FPGA處理單元包括時鐘管理模塊、信道編碼模塊、OFDM調制模塊和采樣率均 衡模塊，時鐘管理模塊的第一輸出端與信道編碼模塊的時鐘輸入端連接，時鐘管理模塊的 第二輸出端與0抑M調制模塊的時鐘輸入端連接，時鐘管理模塊的第=和第四輸出端與采樣 率均衡模塊的時鐘輸入端連接。信道編碼模塊的輸出端與數模轉換和上變頻單元的輸入端 連接。
[0019] 所述FPGA處理單元的輸出端與數模轉換與上變頻的輸入端連接，數模轉換和上變 頻的輸出端與無線信道連接。
[0020] 所述FPGA處理單元為EP4CE55忍片，負責信道編碼、(FDM調制和采樣率均衡。
[0021 ]所述數模轉換和和上變頻單元為AD9789忍片。
[0022] 如圖2所示，采樣率均衡模塊包括整數倍插值模塊和小數倍插值模塊。
[0023] 所述整數倍插值模塊包括4級2倍插值濾波器，第一級2倍插值濾波器的輸出端與 第二級2倍插值濾波器的輸入端連接，第二級2倍插值濾波器的輸出端與第=級2倍插值濾 波器的輸入端連接，第=級濾波器的輸出端與第四級2倍插值濾波器的輸入端連接，第四級 2倍插值濾波器的輸出端與小數倍插值模塊P/Q的輸入端連接。
[0024] 本實用新型中，FPGA處理單元(EP4CE55忍片）負責信道編碼、OFDM調制和采樣率均 衡。數模轉換和模擬上變頻單元(AD9789忍片)將FPGA處理單元送出的信號進行數模轉換和 上變頻，通過無線信道發送。當OFDM調制帶寬發生變化時，只需要更改時鐘管理模塊的配置 和采樣率均衡模塊的插值倍數，不需要改動硬件，W此實現了多帶寬OFDM系統共享硬件平 臺的目的。
[0025] WDVB-T發射機為例，DVB-T包括6,7,8MHzS種類型的帶寬，因此時鐘管理單元 包括=組配置參數，采樣率均衡模塊也包括=組配置參數。只需要選擇相應帶寬對應的配 置參數，便能夠實現相應的調制帶寬。具體配置參數如下表所示。
[0027]當需要DVB-T發射機工作在8MHz模式時，時鐘管理單元產生64/7MHZ時鐘及它的2 倍，4倍和8倍時鐘，采樣率均衡模塊第1，2，3級2倍插值濾波器工作，第4級2倍插值濾波器旁 路，小數倍插值模塊P/Q值為5/8。8MHz模式時，采樣率均衡模塊工作狀態如圖2所示。
[002引 FPGA處理單元工作流程如下：
[0029] 1)信源通過信源接口接入至IjFPGA忍片。
[0030] 2)將信源打包為TS流并進行適配，自適應產生符合后級處理的TS流，根據調制帶 寬和模式，插入TS流空包或刪除TS流包。
[0031] 3)接著將速率匹配TS包，根據指定的生成多項式，進行能量擴散。
[0032] 4)將能量擴散后的TS包，進行RS(204,188)編碼。
[0033] 5)接著將RS包進行交織深度為204,分支數1=12的卷積交織。
[0034] 6)進一步的，將交織后的數據實現約束長度為7，碼率支持1/2，2/3，3/4，5/6和7/8 的卷積編碼。
[0035] 7)進一步的，對卷積碼進行比特交織和符號交織。
[0036] 7)進一步的，實現數據到星座點的映射，包括QPSK，16QAM，64QAM。
[0037] 8)進一步的，實現導頻產生，信令產生，并且跟有用數據合成標準的(FDM帖。
[003引 9)進一步的，通過IFFT實現OFDM調制，支持化和8k模式。
[0039] 10)進一步的，添加保護間隔，支持1/4,1/8,1/16和1/32。
[0040] 11)進一步的，根據調制帶寬，進行采樣率均衡，包括6,7,8MHz
[0041] W上的FPGA忍片中所有的配置參數，都通過I2C通信模塊獲得，所有的工作時鐘都 通過時鐘管理單元獲得。
【主權項】
1. 利用FPGA實現多帶寬OFDM調制的裝置，其特征在于信源通過信源接口接入到FPGA處 理單元的輸入端，FPGA處理單元的輸出端與數模轉換和上變頻單元的輸入端連接，數模轉 換和上變頻單元的輸出端與無線信道連接。2. 根據權利要求1所述的利用FPGA實現多帶寬OFDM調制的裝置，其特征在于FPGA處理 單元為EP4CE55芯片，數模轉換和上變頻單元為AD9789芯片。
【專利摘要】本實用新型為利用FPGA實現多帶寬OFDM調制的裝置，解決不同帶寬的OFDM系統的硬件平臺不一樣，對系統開發的時間和資金造成浪費的問題。信源通過信源接口接入到FPGA處理單元的輸入端，FPGA處理單元的輸出端與數模轉換和上變頻單元的輸入端連接，數模轉換和上變頻單元的輸出端與無線信道連接。
【IPC分類】H04L27/26
【公開號】CN205232261
【申請號】CN201520912446
【發明人】周良, 張義林, 劉俊
【申請人】成都九洲迪飛科技有限責任公司
【公開日】2016年5月11日
【申請日】2015年11月17日