Fsk解調器的制造方法

Fsk解調器的制造方法
【專利摘要】本發明涉及FSK解調器。一種解調器，適合用于解調載波頻率之間的差異小的二進制FSK信號，所述解調器使用了用于對固定數量的FSK周期進行計時并在預料到頻率變化時將計數值和閾值進行比較的計數器?計時器技術。通過在一次測量中將許多個FSK脈沖(或周期)集合在一起，可以放寬對用于計數器/計時器測量的系統時鐘的速度要求，并且還提高噪聲容限。該解調器特別適合用于無線充電應用。
【專利說明】
FSK解調器
技術領域
[0001]本發明一般涉及解調二進制信息，并且更特別地涉及頻移鍵控(FSK)傳輸的解調。
【背景技術】
[0002]頻移鍵控(FSK)是一種頻率調制方案，由此可通過載波頻率的離散變化來傳輸數字信息。FSK的簡單形式是所謂的二進制移頻鍵控(BFSK)，其中邏輯“I”由載波的第一頻率(比方說Fl)表示，并且邏輯“O”由載波的第二頻率(F2)表示。用于解調二進制FSK信號的一種已知方法使用比較器，以通過將接收的信號幅度和閾值進行比較來將進入的調制波形分解為方波。計數器/計時器電路監視方波的狀態轉變的頻率，以便確定每個時間段的轉變計數。在替代方法中，計數器/計時器電路測量完成預定義數量的轉變所耗費的時間量。判決器從預定的一組頻率中選擇與測量結果最緊密對應的頻率，并對與所選頻率相對應的比特值“O”或“I”進行解碼。當在頻率Fl和F2之間存在明顯差異使得以大約40MHz運行的典型的計數器/計時器時鐘頻率將足以用于分解它們時，該解決方案令人滿意地工作。然而，對于挨得緊密的多的FSK頻率，諸如由其中指定31.25ns的差異的無線充電聯盟WPC-QI標準定義的FSK頻率，采用上述常規的電路將需要以大約128MHz運行的計數器/計時器時鐘。用當前的微控制器技術來實現這是非常困難的。由“無線充電聯盟WPC-QI標準指定的調制方案指定:對于接收的FSK信號的包括I個比特的給定數量的周期(例如512個周期)，如果載波保持在恒定頻率(Fl或F2)，在這種時段中表示邏輯“O”;否則，如果載波切換其頻率(例如，在此給定時段的中間從Fl切換至F2或從F2切換到Fl)，則在此時段中表示邏輯“I”。
[0003]因此，提供如下的基于計數器/計時器的FSK解調器將是有利的:所述基于計數器/計時器的FSK解調器可以用能以現有的微控制器技術容易地實現的系統時鐘頻率操作并且與無線充電聯盟標準和協議兼容。
【附圖說明】
[0004]本發明及其目的和優點通過參考優選實施例的下列描述連同附圖，可得到最佳理解，其中:
[0005]圖1是根據本發明實施例的解調器的簡化的示意性框圖；并且
[0006]圖2是示出了根據本發明實施例的輸入信號和計數操作的時序圖。
【具體實施方式】
[0007]下面聯系附圖闡述的詳細描述旨在作為本發明的當前優選實施例的描述，而并非旨在表示可實踐本發明的唯一形式。應當理解:相同或等價的功能可由旨在包含在本發明的精神和范圍內的不同實施例來完成。在圖中，相同的附圖標記始終用來指示相同的要素。此外，術語“包括”、“包含”或它們的任何其它變型旨在涵蓋非排他性的包括，使得包括一系列元件或步驟的模塊、電路、設備部件、結構和方法步驟不僅包括這些元件，還可包括未明確列出的其它元件或步驟或這種模塊、電路、設備部件或步驟所固有的其它元件或步驟。在沒有更多限制的情況下，由“包括...一個”接續的元件或步驟不排除包括所述元件或步驟的另外的相同元件或步驟的存在。
[0008]在一個實施例中，本發明提供用于對被編碼成接收的FSK信號的二進制信號進行解碼的頻移鍵控(FSK)解調器。該解調器包括:第一比較器，用于處理接收的FSK信號，以產生包括一連串脈沖的FSK脈動波形(FSK pulsed waveform),其中數據的I個比特包括“N”個脈沖；計數器/計時器，被可操作地耦接到第一比較器，用于接收FSK脈動波形并且用于確定FSK脈動波形的預先選擇數η個連續脈沖的持續時間的測量的計數值，其中η小于N ；以及第二比較器，被可操作地耦接到計數器/計時器，用于接收測量的計數值，并用于將測量的計數值和預定的閾值進行比較，并用于根據所述比較來輸出“O”或“I”的比特值。
[0009]在另一實施例中，本發明提供用于解調頻移鍵控(FSK)信號的方法，該方法包括:在第一比較器中處理FSK信號，以產生包括一連串脈沖的FSK脈動波形，其中數據的I個比特包括“N”個脈沖；在計數器/計時器中，接收FSK脈動波形并確定FSK脈動波形的預先選擇數η個連續脈沖的持續時間的測量的計數值，其中η小于N ；以及在第二比較器中將測量的計數值和預定的閾值進行比較，并根據所述比較來選擇“O”或“I”的比特值，以輸出為比特流。
[0010]在一個實施例中，只有當預料到FSK波形的頻率變化時，才執行將測量的計數值和預定的閾值進行比較。
[0011]有利地，通過在一次測量中使許多個FSK脈沖(或周期)集合在一起，本發明放寬了對用于計數器/計時器測量的系統時鐘的速度要求。限制由第二比較器作出的比較次數也提高了噪聲容限。此外，本發明允許使用少量軟件迭代以劃算的方式解析FSK調制的消息包。
[0012]現在參考圖1，示出用于解調FSK信號的解調器100。過零檢測器101在線102上接收“原始的(raw) ” 二進制FSK調制信號，并且使用常規技術來將接收的信號轉換成脈動FSK波形，過零檢測器101在線103上輸出所述脈動FSK波形。在線102上接收的“原始的”信號一般包括正弦波形。在一個實施例中，過零檢測器典型地包括可編程的滯環控制(programmable hysteresis control)和濾波器功能。典型地,通過將接收的信號和電壓電平進行比較并且在接收的信號的幅度高于電壓電平時創建“高”信號以及在接收的信號的幅度低于電壓電平時創建“低”信號，過零檢測器將接收的信號處理成方波信號。計數器/計時器模塊104被可操作地耦接到過零檢測器101，并且在線103上接收脈動FSK波形。計數器/計時器模塊104還被可操作地耦接到控制器105，并在線106上從控制器105接收系統時鐘信號。計數器/計時器模塊104還被可操作地耦接到寄存器107和比較器108。控制器105被可操作地耦接到寄存器107并可從中檢索信息。在一個實施例中，寄存器經由軟件指令直接由CPU配置。控制器105可以在線109上發送計數器/計時器模塊104控制信號，并且還可以在線110上接收來自計數器/計時器模塊104的中斷信號。比較器108在線111上接收來自計數器/計時器模塊104的測量的計數值。比較器108還被可操作地耦接到控制器105，并且在線112上接收來自控制器105的閾值，并且能夠生成中斷信號并在線113上將所述中斷信號發送到控制器105。根據常規技術操作的數據確定和協議解析電路114在線115上接收來自比較器108的比特值(即邏輯“O”或“I”)的序列，并在線116上輸出解析的數據流。在一個實施例中，數據確定和協議解析電路114在線117上生成用于向控制器105施加的中斷信號。數據確定和協議解析電路114還被可操作地耦接到計數器/計時器104。
[0013]在圖1的解調器的操作的一個示例性模式中，在線102上接收編碼的二進制FSK信號。數據的I個比特包括預定義數“N”個FSK周期。無線充電聯盟WPC-QI標準將此定義為512個FSK周期，并且一個字節(或包)可包括8個比特或者11個比特。此外，頻率轉變(從Fl到F2或從F2到Fl)發生在I比特數據的FSK載波周期的中間。因此，如果FSK載波頻率在該點(即第256個周期)改變，則邏輯“I”正被發送，并且如果在整個(單個比特)512個周期期間沒有顯著的頻率改變發生，則邏輯“O”正被發送。在這兩種情況中，接收的FSK信號都在表明I比特的數據傳送完成的第512個周期改變其頻率。在這個示例中，Fl和F2在頻率上相對接近，例如在WPC-QI標準中作為典型選擇的200KHz和ΙΙΟΚΗζ。另外，與WPC-QI標準符合，(被編碼成FSK信號的)整個包消息(或I個字節)包括11比特。類似地，I比特包括512個FSK周期，并且頻率改變(從F2到Fl或從Fl到F2)可發生在512個周期的每個比特的中間。由過零檢測器101處理線102上的FSK信號，使得由計數器/計時器模塊104在線103上接收方波FSK信號。最初，在控制器105中決定將方波FSK波形的多少個進入周期“η”集合在一起以用于測量。比方說，在一個示例中，將集合8個周期，并且在計數器/計時器模塊104中按照系統時鐘周期計數值測量它們的總持續時間。關于8個FSK周期的集合的這個信息在線109上被傳送到計數器/計時器模塊。控制器105還設置系統時鐘頻率。在這個示例中，系統時鐘頻率為48MHz，當多個周期在計數器/計時器模塊104中被測量時48MHz足以分辨Fl和F2之間的小頻率差異并且用當前技術可容易地實現。系統時鐘由計數器/計時器模塊在線106上接收。控制器105還設置閾值和比較時間窗，這二者都在線112上被通知給比較器108。這確保了僅在預料到頻率改變(在Fl和F2之間)將發生時的那些時間(例如在單個比特的中間點)，比較器才將在線111上從計數器/計時器模塊104輸出的計數值和設置的閾值進行比較。如上所提到的，要理解的是:頻率改變還發生在單個比特的末尾處，例如根據WPC-QI協議在第512個周期處。僅在定義的時間窗期間作比較的優點節省了功耗。還可以在預料到Fl和F2之間沒有頻率改變時的時間停用計數器/計時器，以進一步節省功率。此外，忽略在所述窗外面發生的FSK信號上的任何噪聲或抖動。由計數器/計時器模塊104確定的計數器值被傳送到寄存器107，在寄存器107處它們可被控制器105訪問，并且還在線111上被輸出到比較器108。處理的FSK周期的總數由計數器/計時器模塊104報告給數據確定和解析電路114。對于方波FSK信號的每8個周期，計數器104生成指示八個周期的持續時間的計數值。該持續時間將根據在測量期間載波頻率(Fl或F2)是否改變而有所變化。在比較時間窗期間，比較器108確定從計數器/計時器模塊104接收的計數值是否大于或小于閾值。
[0014]在一些實施例中，在已經從過零檢測器101接收每第η個脈沖(或者在這個示例中是第八脈沖)之后，計數器/計時器模塊104生成用于向控制器105施加的中斷信號。這表示單階段測量的結束。
[0015]在一些實施例中，如果在比較器108處接收的計數器值表現出了與預設的基線值加閾值相比的顯著變化，則“頻率超出范圍”中斷由比較器生成，并在線113上被發送到控制器105。數據確定和協議解析電路114也被相應地通知。
[0016]另外在一些實施例中，數據確定和協議解析電路115生成用于向控制器105施加的每個字節/包的中斷。例如，當本發明的實施例被配置為符合無線聯盟WPC-QI協議時，當打包的比特流的8比特(或11比特)被解析時，“整包生成”中斷被生成并且在線117上被發送到控制器105。
[0017]在進一步的示例中，在流水線式的布置中，由計數器/計時器模塊100執行多階段測量。圖2例示了用于“m”個重復計數階段的時序，其中在本示例中，“m”等于3。跡線201是系統時鐘信號，并且跡線202是在線103上到達計數器/計時器模塊的輸入端的方波FSK信號。在本示例中，FSK信號的8個周期被集合到一起，使得在FSK信號的每8、16、24等個周期之后(參見跡線203)，測量的計數值被上傳到寄存器107。每當已計時8個FSK周期，則將計數器/計時器104清零，并開始下一次計數(跡線204)。跡線205例示了第一計數階段，206例示了第二計數階段，并且207例示了第三計數階段，從而每當8個連續的FSK周期已由計數器/計時器接收時，第一階段結束并且下一個階段開始。在每個階段的末尾生成中斷信號208。在每第三個階段的末尾生成進一步的中斷信號209。布置這種多階段計數方案簡化了控制器的負荷，因為在多個測量而非單個測量完成時生成中斷是可行的。因此，使用3階段的流水線式測量，在測量FSK的24個周期而非8個周期時生成到控制器的中斷是可行的。
[0018]雖然在上面的示例中，計數器/計時器模塊104記錄在FSK脈動波形的預先選擇數η個連續脈沖的持續時間期間消逝的系統時鐘周期的數量，但在另一個實施例中，計數器/計時器模塊測量FSK脈動波形的預先選擇數η個連續脈沖的持續時間。
[0019]本發明還可以以用于在計算機系統上運行的計算機程序實現，所述計算機程序至少包括用于在諸如計算機系統的可編程裝置上運行時執行根據本發明的方法的步驟的或者使得可編程裝置能夠執行根據本發明的設備或系統的功能的代碼部分。
[0020]如在此討論的連接可以是適于例如經由中間設備從各個節點、單元或設備傳輸信號或者向各個節點、單元或設備傳輸信號的任何類型的連接。因此，除非另有暗示或說明，否則連接例如可以是直接連接或間接連接。該連接可被例示或描述為關于單個連接、多個連接、單向連接或雙向連接。然而，不同實施例可以改變連接的實現方式。例如，可以使用單獨的單向連接而不是雙向連接，反之亦然。另外，可用串行地或以時間復用方式傳輸多個信號的單個連接來替換多個連接。同樣地，運送多個信號的單個連接可被分離成運送這些信號的子集的各種不同的連接。因此，對于傳輸信號存在許多選項。
[0021]本領域技術人員將認識到:邏輯決之間的界限僅僅是示例性的，并且替代實施例可合并邏輯塊或電路元件，或者將動能性的替代分解施加到各種邏輯塊或電路元件上。因此，應該理解:在此描繪的架構僅僅是示例性的，并且事實上可以實現達到相同功能性的許多其它架構。
[0022]達到相同功能性的部件的任何布置被有效地“關聯”，以便達到期望的功能性。因此，在此組合以達到特定功能性的任何兩個部件可被看作是彼此“相關聯”，以便達到期望的功能性，而不管架構或中間部件。同樣地，這樣關聯的任何兩個部件也可被視為彼此“可操作地連接”或“可操作地耦接”以達到期望的功能性。
[0023]另外，本領域技術人員將認識到上述操作之間的界限僅僅是例示性的。多個操作可被組合成單個操作，單個操作可被分布在額外的操作中，并且操作可在時間上至少部分重疊地執行。此外，替代實施例可包括特定操作的多個實例，并且在各種其它實施例中操作的次序可被改變。
[0024]另外，例如，在一個實施例中，所例示的實例可被實現為位于單個集成電路上或在同一設備內的電路。此外，圖1中所示的模塊的全部功能性可被實現在集成電路中。這種集成電路可以是含有一個或多個管芯的封裝體。替代地，示例可被實現為以合適的方式彼此互連的任何數量的分離的集成電路或分離的設備。集成電路設備可包括單個封裝體中的一個或多個管芯，而在管芯上設有形成模塊并且能通過諸如封裝體的引腳以及引腳和管芯之間的接合線之類的合適的連接電子部件連接到封裝體外部的其它部件的電子部件。
[0025]為了例示和描述的目的，已經呈現了對本發明的優選實施例的描述，但并非旨在窮舉或將發明限于公開的形式。本領域技術人員將理解的是可以在不脫離上述實施例的寬泛的發明概念的情況下對上述實施例作出改變。因此要理解的是本發明不限于公開的特定實施例，而是涵蓋了由如所附權利要求限定的本發明的精神和范圍內的修改。
【主權項】
1.一種頻移鍵控(FSK)解調器，用于對包括被編碼成接收的FSK信號的數據比特的二進制信號進行解碼，該解調器包括: 第一比較器，用于處理所述接收的FSK信號，以產生包括一連串脈沖的FSK脈動波形，其中數據的I個比特包括“N”個脈沖； 計數器/計時器，被可操作地耦接到所述第一比較器，用于接收FSK脈動波形并用于確定FSK脈動波形的預先選擇數量η個連續脈沖的持續時間的測量的計數值，其中η小于N ；以及 第二比較器，被可操作地耦接到所述計數器/計時器，用于接收所述測量的計數值，并用于將測量的計數值和預定的閾值進行比較，并用于根據所述比較來輸出“O”或“I”的比特值。2.根據權利要求1所述的FSK解調器，其中，只有當預料到FSK脈動波形的頻率變化時，所述第二比較器才將測量的計數值和預定的閾值進行比較。3.根據權利要求1所述的FSK解調器，其中，所述第一比較器是過零檢測器。4.根據權利要求1所述的FSK解調器，其中，二進制信號的數據比特的第一邏輯值由在N個脈沖的單個比特時段期間內以恒定頻率運行的FSK脈動波形表示，并且數據比特的與第一邏輯值極性相反的第二邏輯值由FSK脈動波形在N個脈沖的單個比特時段的中間處的頻率變化表示。5.根據權利要求3所述的FSK解調器，其中，所述過零檢測器包括可編程的滯環和濾波器。6.根據權利要求1所述的FSK解調器，其中，所述計數器/計時器記錄在FSK脈動波形的預先選擇數量η個連續脈沖的持續時間期間消逝的系統時鐘周期的數量。7.根據權利要求1所述的FSK解調器，其中，所述計數器/計時器測量FSK脈動波形的預先選擇數量η個連續脈沖的持續時間。8.根據權利要求1所述的FSK解調器，還包括控制器，所述控制器被可操作地耦接到計數器/計時器和第二比較器，用于選擇“η”值并確定所述閾值。9.根據權利要求8所述的FSK解調器，還包括解析電路，所述解析電路被可操作地耦接至IJ第二比較器的輸出端，用于解析從第二比較器接收的輸出比特流。10.根據權利要求9所述的FSK解調器，其中，在已經解析預定數量的數據比特之后，解析電路生成用于向控制器施加的第一中斷信號。11.根據權利要求10所述的FSK解調器，其中，在已經測量針對“η”個連續脈沖的計數值之后，計數器/計時器生成用于向控制器施加的第二中斷信號。12.根據權利要求11所述的FSK解調器，其中，計數器/計時器操作數量“m”個重復計數階段，由此在計數器/計時器已接收“η”個脈沖之后結束第一階段并開始后面的階段，并且計數器/計時器還在每第“m”個階段的末尾生成用于向控制器施加的第三中斷信號。13.根據權利要求1所述的FSK解調器，包括用于存儲測量的計數值的至少一個寄存器。14.一種用于解調頻移鍵控(FSK)信號的方法，該方法包括: 在第一比較器中處理FSK信號，以產生包括一連串脈沖的FSK脈動波形，其中數據的I個比特包括“N”個脈沖； 在計數器/計時器中接收FSK脈動波形并確定FSK脈動波形的預先選擇數量η個連續脈沖的持續時間的測量的計數值，其中η小于N ;以及 在第二比較器中將測量的計數值和預定的閾值進行比較，并根據所述比較選擇“O”或“I”的比特值以輸出為比特流。15.根據權利要求14所述的方法，其中，只有當預料到FSK脈動波形的頻率變化時，才執行將測量的計數值和預定的閾值進行比較。
【文檔編號】H04L27/14GK105897639SQ201410857774
【公開日】2016年8月24日
【申請日】2014年12月9日
【發明人】梅汪生, 陳志軍, 眭志凌, 肖*
【申請人】飛思卡爾半導體公司