管理射頻電路中的雜散的制作方法

管理射頻電路中的雜散的制作方法
【專利摘要】公開了管理射頻電路中的雜散。在一些實施例中，集成電路可包括射頻合成器，配置為在與所關心的頻率相關的選擇頻率處提供本地振蕩器(LO)信號。該集成電路還可包括重新計時電路，該重新計時電路包含接收具有第一頻率的時鐘信號的第一輸入、接收與該LO信號有關的本地定時信號的第二輸入、以及輸出。該重新計時電路可被配置為提供本地定時輸出信號，該本地定時輸出信號是基于本地重新計時信號的時鐘信號的經頻率調節的版本。該集成電路可進一步包括數字電路，該數字電路包含輸入以在接收模式中接收該本地定時輸出信號作為數字時鐘信號。
【專利說明】
管理射頻電路中的雜散
技術領域
[0001] 本公開總體上設及管理射頻電路、忍片或系統中的雜散的電路和方法。
【背景技術】
[0002] 射頻(RF)接收器被用在廣泛的設備中，包括但不限于電視、廣播、移動電話、呼機、 全球定位系統(GPS)設備、電纜調制解調器、無繩電話、Π 打開系統、W及接收或發送RF信號 的其他設備。在一些示例中，RF接收器可利用頻率變換或混合。
[0003] 大多數典型的RF接收器使用振蕩器和模擬乘法器或混合器來執行頻率變換或混 合。振蕩器通常將輸出W正弦波或具有調諧頻率(打〇)的周期波形的形式的本地振蕩器(L0) 信號。混合器可被配置為將RF輸入信號頻譜(可在具有特定中屯、頻率(fcH)的目標信道處包 含期望的頻譜內容）與L0信號混合W形成輸出信號，該輸出信號具有頻率等于兩個輸入頻 率之和與之差（即fcH+fLO和fcH-fLO)的頻譜內容。運些成分中的一個形成變換到期望的IF頻 率的信道中屯、頻率，而其他成分可被過濾掉。
[0004] 不幸地，敏感的模擬電路或接收器電路可對來自鄰近電路的干擾敏感。具體地，鄰 近電路可產生電磁干擾，該電磁干擾可被禪合到接收信道中并且可將噪聲或雜散引入所關 屯、的信道中。因此，禪合來自鄰近電路的干擾可在單片集成電路、單一封裝中的多個忍片、 或甚至在印刷電路板上的多個忍片中呈現問題。

【發明內容】

[0005] 在一些實施例中，集成電路可包括射頻(RF)合成器，配置為在RF輸入信號內W與 所關屯、的信道有關的選擇頻率提供本地振蕩器化0)信號。集成電路可進一步包括重新計時 電路，該重新計時電路包括:第一輸入，W接收時鐘信號;第二輸入，W接收與L0信號有關的 本地重新計時信號；W及輸出，W提供本地定時輸出信號。本地定時輸出信號可W是基于本 地重新計時信號的時鐘信號的頻率調節的版本。集成電路也可包括數字電路，其包含輸入 W接收本地定時輸出信號作為數字時鐘信號。
[0006] 在其他實施例中，集成電路可包括時鐘系統，配置為在與所關屯、的頻率相關的選 擇頻率處提供本地定時信號。時鐘系統可包括時鐘信號發生器，該時鐘信號發生器包含配 置為從時鐘信號源接收時鐘信號的輸入，并且包含輸出W提供本地定時信號。時鐘系統還 可包括重新計時電路，該重新計時電路包含第一輸入W接收具有第一頻率的時鐘信號、第 二輸入W接收本地定時信號、W及輸出。重新計時電路可被配置為提供本地定時輸出信號。 集成電路還可包括控制器，配置為確定工作模式并響應于確定該工作模式而選擇性地提供 控制信號W選擇本地定時輸出信號與時鐘信號中的一個。
[0007] 在又一些其他的實施例中，一種方法可包括:在集成電路的第一輸入處從時鐘源 接收具有第一頻率的時鐘信號；W及使用具有第二頻率的本地定時信號來對該時鐘信號重 新計時W產生本地定時輸出信號，該第二頻率與所關屯、的頻率有關。此方法可進一步選擇 性地包括重新定時數字電路，該重新定時數字電路使用時鐘信號和本地定時輸出信號中的 一個而不改變數字電路的平均工作頻率。
【附圖說明】
[0008] 圖1是根據本公開的特定實施例的包括配置為對信號重新計時(re-clock)的時鐘 系統的集成電路的框圖。
[0009] 圖2A是根據本公開的某些實施例的包含時鐘系統的集成電路的框圖，該時鐘系統 被配置為向禪合到數字電路的數字路由（digital route)提供重新計時的輸出信號W對該 數字電路重新計時而控制雜散。
[0010] 圖2B是根據本公開的某些實施例的包含時鐘系統的集成電路的框圖，該時鐘系統 被配置為向數字路由提供重新計時的輸出信號并且向直流化C)-DC轉換器提供重新計時的 輸出信號。
[0011] 圖3A是示出多個信號脈沖的周期信號相對于時間的曲線圖。
[0012] 圖3B是根據某些實施例的圖3A的信號的重新計時版本相對于時間的曲線圖。
[OOK]圖4A是根據本公開的某些實施例的假定一致的邏輯活動、周期時鐘脈沖的圖2A-B 的系統的數字路由內W分貝（地)計的逃逸電流相對于電流的頻率的曲線圖。
[0014] 圖4B是根據本公開的某些實施例的假定重新取樣的時鐘脈沖的圖1的系統的數字 路由內W分貝（地)計的逃逸電流相對于電流的頻率的曲線圖。
[0015] 圖5是根據本公開的某些實施例的包括配置為對一個或多個輸出信號選擇性地重 新計時的射頻電路的系統的框圖。
[0016] 圖6A是根據本公開的某些實施例的由理想化的脈寬調制（PWM)逃逸電流波形和 PWM逃逸電流波形的重新計時版本產生的頻譜密度的曲線圖。
[0017] 圖6B是根據本公開的某些實施例的由PWM逃逸電流波形的重新計時產生的頻譜密 度的曲線圖。
[0018] 圖7A是根據本公開的某些實施例的使用低側注入的圖5的電路的DC-DC轉換器逃 逸電流的第N和第(N+1)諧波的頻率譜圖，其中，在期望的接收信道頻帶周圍示出了頻譜擴 展，但在頻率中有偏移。
[0019] 圖7B是根據本公開的某些實施例的使用高側注入的圖5的電路的DC-DC轉換器逃 逸電流的第N和第(N+1)諧波的頻率譜圖，其中，在期望的接收信道頻帶周圍示出了頻譜擴 展，但在頻率中有偏移。
[0020] 圖8是根據本公開的某些實施例的包括配置為對一個或多個輸出信號選擇性地重 新計時的射頻電路的系統的框圖。
[0021] 圖9A是根據本公開的某些實施例的圖8的系統的直流(DC)到DC(DC-DC)轉換器逃 逸電流的第N和第(N+1)諧波的頻率譜圖（低側注入），其中，W期望的接收信道頻帶為中屯、 示出了頻譜擴展。
[0022] 圖9B是根據本公開的某些實施例的圖8的系統的DC-DC轉換器逃逸電流的第N和第 (化1)諧波的頻率譜圖（高側注入），其中，W期望的接收信道頻帶為中屯、示出了頻譜擴展。
[0023] 圖10A是針對不同的接收帶中超過1000個不同的接收信道的沒有重新定時的DC- DC轉換器的W地計的DC-DC轉換器逃逸電流裕度相對于頻率的曲線圖。
[0024] 圖10B是根據本公開的特定實施例針對不同的接收帶中超過1000個不同的接收信 道具有重新定時的DC-DC轉換器的WdB計的DC-DC轉換器逃逸電流裕度相對于頻率的曲線 圖。
[0025] 圖11是根據本公開的某些實施例的重新計時電路的方法的流程圖。
[0026] 在W下討論中，在多個實施例中使用相同的附圖標記W指代相同或類似的元件。
【具體實施方式】
[0027] 鄰近電路中的切換事件與信號可在敏感的模擬電路和RF接收器電路中產生噪聲 或干擾。在示例中，來自集成電路內工作的數字電路、集成電路內工作的直流到直流(DC- DC)轉換器的電路或其任意組合的切換的諧波可產在RF頻帶(諸如在2.4G化處）中產生噪聲 或雜散(spur),其中所接收的信號可具有微伏特(μν)范圍中的振幅。在一些示例中，頻率計 劃技術可包括通過當期望的接收信道變化時改變工作的頻率來控制用于接通集成電路 (1C)的所有電路的頻率W減少期望的通帶中的雜散。然而，在通常連接至其他忍片外電路 的微控制器單元(MCU)中，在不影響系統的工作的情況下，有時不能改變工作的頻率。
[0028] W下描述了電路和方法的實施例，可使RF通帶處或附近的雜散能量減少或為零， 該雜散能量可從DC-DC轉換器、數字路由、使用經由數字路由發送的時鐘信號控制的或驅動 的數字電路、從忍片級(chip-level)通用輸入/輸出(GPI0)、其他數字電路或其任意組合禪 合而來。還可實施重新計時而不改變電路中任何一個的平均工作頻率且不擴展該雜散能 量。在一些實施例中，本電路和方法可將此零點放置在RF通帶中或附近W基于本地振蕩器 化0)信號對數字電路重新計時來提供關于雜散的帶阻濾波效應，該本地振蕩器信號被產生 并被用于接收選擇的信道。盡管雜散仍可由于數字切換而存在于RF頻譜中，但可通過本文 中描述的重新計時遠離選擇的RF通帶移動雜散。
[0029] 在特定實施例中，可設置電路，該電路可使用本地定時信號對時鐘信號重新定時 或重新計時W將頻譜零點放置在RF通帶中或附近。在一些實施例中，時鐘信號的重新定時 保持平均工作頻率;然而，由于重新定時，瞬時頻率可根據周期的不同而變化，其中變化可 被控制在限制內。在某些實施例中，相對于被重新定時的時鐘信號的頻率，重新定時時鐘可 被選擇在較高的頻率從而可控制此變化。
[0030] 在某些進一步實施例中，RF接收器電路可被配置為W數個不同的RF頻帶工作，可 經由帶選擇控制信號來選擇運些工作頻帶。在選擇的頻帶內，RF接收器電路可被配置為基 于信道選擇信號來調諧選擇的信道。響應于信道選擇信號，RF接收器電路可產生本地振蕩 器化0)信號，該本地振蕩器信號可被用于從所選擇信道的原始RF信道頻率向下變頻(down- convert) 所選擇的信道 W 降低頻率。如此，所選擇信道的中屯、頻率可被向下變頻到IF(中 頻）。也可基于所選擇信道和所選擇帶中的一個或兩者來調節此IF。示例頻帶和信道包括 Zigb說夠帶和信道(例如，I邸E 802.15.4)、WiFi帶和信道(例如，802. lla/b/g/n)、其他期 望的頻帶和信道或它們的任意組合。RF接收器電路還可被配置為W單一頻帶工作，如果需 要的話。也可實施其他變化。
[0031] 關于圖1、圖2A-B、圖5和圖8在下文描述了電路的可能的示例實施例，可配置為對 集成電路內經由數字路由提供到數字電路(例如，數字處理電路、MCU、數字接口、其他數字 電路或它們的任意組合）的一個或多個時鐘信號重新計時和/或對DC-DC轉換器(例如，PWM 電路、其他輸出電路或它們的任意組合）內的電路重新計時。圖3A-B和圖4A-B提供了具有和 沒有對數字電路的重新計時的工作的示例比較。圖6A-B和圖1OA-B提供了具有和沒有對DC- DC轉換器輸出電路的重新計時的工作的示例比較。圖7A-7B提供針對圖5的實施例的低側與 高側注入的示例實施例。圖9A與9B提供針對圖8的實施例的低側與高側注入的示例實施例， 使用化L來WRF信道為中屯、。圖11提供應用重新計時的示例過程流程。注意到，運些示例實 施例可按需被組合地使用或者被它們自己使用，而且也可在仍利用本文中描述的重新計時 實施例時實施附加的特征、不同的特征或其兩者，該重新計時實施例使用本地振蕩器化0) 信號W對數字信號重新計時W減少被接收的RF信道內的切換干擾。
[0032] 圖1是根據本公開的特定實施例的包括配置為對數字信號重新計時的時鐘系統 122的集成電路100的框圖。集成電路100可包括禪合到外部時鐘源(諸如晶體振蕩器104)的 射頻(RF)電路102"RF電路102可包括RF前端電路106,可被配置為接收來自信號源(諸如天 線108)的RF信號。RF前端電路106可接收RF信號W及由于數字切換干擾產生的噪聲。RF前端 電路106可包括禪合到時鐘系統122的輸入、禪合到控制器(諸如微控制器單元(MCUH18)的 輸入/輸出、W及禪合到模擬至數字轉換器(ADC) 110的輸入的輸出。ADC110可包括接收外部 時鐘信號的輸入、禪合到MCU 118的控制輸入/輸出、W及禪合到一個或多個數字電路112的 輸入的輸出。數字電路112可包括接收具有選擇的頻率的數字時鐘(時IG)的時鐘輸入，該選 擇的頻率可W是外部時鐘頻率或重新計時的頻率。數字電路112可包括禪合到MCU 118的輸 入/輸出并且可包括禪合到功率放大器(PA) 114的輸出。PA 114可包括禪合到MCU 118的輸 入/輸出并且可包括禪合到發送天線116的輸出。
[0033] MCU 118可包括接收數字時鐘的時鐘輸入并且可包括禪合到輸入/輸出（I/O)接口 120的輸出，該輸入/輸出（I/O)接口 120可包括一個或多個通用1/0。1/0接口 120可包括配置 為接收數字時鐘的時鐘接口 122dMCU 118還可被禪合到時鐘系統122的I/O和DC-DC轉換器 130的IALMCU 118還可被禪合到多路復用器129的選擇輸入W提供重新計時控制信號。
[0034] 時鐘系統122可包括射頻(RF)合成器124,該射頻合成器124包括接收信道信號的 第一輸入，選擇要在接收頻帶內調諧的信道;接收帶信號的第二輸入，選擇工作的接收頻 帶;從晶體振蕩器104接收外部時鐘信號的第Ξ輸入;W及提供具有本地振蕩器頻率(肝〇)的 本地時鐘信號的輸出。還注意到，如果RF電路102被配置為W單一頻帶工作，則可移除帶信 號輸入。時鐘系統122可進一步包括時鐘信號發生器126,該時鐘信號發生器126包括禪合到 振蕩器的輸出的輸入、禪合到重新計時電路128的輸入的輸出、W及禪合到DC-DC轉換器130 的時鐘電路132的輸出。時鐘信號發生器126可包括禪合至化C-DC轉換器130的PWM電路134的 第二輸出。重新計時電路128可包括禪合到晶體振蕩器104的輸入、禪合到時鐘信號發生器 126和RF合成器124中的至少一個的輸入、W及禪合到多路復用器129的第一輸入的輸出，該 多路復用器129具有禪合到晶體振蕩器104的第二輸入W接收外部時鐘信號。RF合成器124 可包括多個組件并且是可配置為提供周期定時信號(諸如本地振蕩器信號）的電路，該周期 定時信號可具有可編程的頻率。此外，如本文中所使用的，關于電路組件或運種組件的輸入 與輸出的術語"第一"和"第二"被用于區分彼此并且不意在暗示任何特定順序或安排。多路 復用器129可包括輸出W向一個或多個電路提供數字時鐘。
[0035] DC-DC轉換器130可包括時鐘電路132,配置為從時鐘信號發生器126接收時鐘信 號，該時鐘信號發生器126提供DC-DC工作頻率(諸如例如8MHz時鐘信號KDC-DC轉換器130 可包括脈寬調制器(PWM)電路134,其可被禪合到時鐘電路132的輸出并且從時鐘信號發生 器126接收信號W對PWM信號(例如，對本地振蕩器頻率做除法，例如，fLo/4)重新計時。PWM電 路134可產生包括多個脈寬調制的脈沖的輸出信號，該多個脈寬調制的脈沖可被用于向相 關聯的電路提供功率。在一些實施例中，電容器可被禪合到PWM電路134的輸出W儲存電荷， 可被用于向多種電路提供功率。
[0036] 在一些實施例中，來自在集成電路內工作的數字電路(例如，MCU 118、數字處理電 路112和其他電路）、在集成電路內工作的直流到直流(DC-DC)轉換器130的電流或它們的任 意組合的切換的諧波可產生噪聲，該噪聲可被感應地禪合到RF前端106中。在一些示例中， 數字切換干擾可在RF頻率處，即在被選擇來調諧的RF信道中。通過使用來自RF合成器124的 基于本地振蕩器化0)的信號(fLo)W對數字切換重新計時，頻譜零點可被放置在RF通帶處或 附近W基于來自RF合成器124的L0信號來對數字電路重新計時而提供關于雜散的帶阻過濾 效果。通過對數字電路中的一個或多個重新計時，可從接收頻率過濾掉或轉移歸因于切換 諧波的感應噪聲。由于L0信號頻率(肝〇)將與RF信道的中屯、頻率偏離某一中頻(LFK可根據 不同的接收帶而變化），干擾切換頻率也可基本上與RF信道偏離。
[0037] 在接收模式中，MCU 118可控制多路復用器12則尋重新計時的本地振蕩器信號提供 到數字電路112、MCU 118、1/0電路120的時鐘接口 122、DC-DC轉換器130、其他電路或者它們 的組合。在發送模式中，MCU 118可控制多路復用器12則尋外部時鐘信號提供到數字電路 112、MCU 118 和時鐘接口 122。
[003引在一些實施例中，來自PWM電路134的PWM信號可被提供到開關和電感器，該開關和 電感器可被禪合到輸出電容器(諸如圖2中的輸出電容器222)，該輸出電容器可儲存電荷并 向忍片上的內部電路提供經調節的功率。MCU 118可控制時鐘信號發生器126向時鐘電路 132提供基于L0的時鐘信號，該時鐘電路132可調節PWM信號內轉換的邊沿定時，減少所關屯、 的信道中的切換噪聲，W及減少來自外部電容器的逃逸電流。在一些實施例中，PWM電路134 可產生具有發生在L0信號的邊沿上的脈沖轉換的PWM信號，運從RF信道中移去切換干擾。在 一些實施例中，MCU 118可確定所關屯、的接收信道并且可控制RF合成器124產生具有一頻率 的L0信號，該頻率與所關屯、的頻率偏離。
[0039] 在一些實施例中，DC-DC轉換器130可將功率提供到集成電路100的電路，包括數字 電路、模擬電路和無線電電路。DC-DC轉換器130可利用基于RF合成器124的時鐘源或者可利 用另外的時鐘信號，諸如DC-DC轉換器130內部的自激振蕩器。在一些實施例中，DC-DC轉換 器130在某些模式期間可使用它自己的內部時鐘而在接收模式期間可利用來自RF合成器 124的基于L0的時鐘信號。在一些實施例中，在接收操作期間可對數字路由（例如，數字電路 112)和DC-DC轉換器130重新計時，但在接收操作期間可向數字路由提供外部時鐘，同時可 使用基于L0時鐘的時鐘信號繼續對DC-DC轉換器130重新計時。在一些實施例中，時鐘信號 和重新計時的本地振蕩器信號中的至少一個可被提供到I/O接口 120。在一些實施例中，外 部時鐘信號和重新計時的時鐘信號兩者可被提供到數字路由。
[0040] 應該認識到，圖1的集成電路100表示了可實現重新計時功能的電路的一個可能的 說明性示例。可使用多種電路來實現重新計時操作。在一個可能的實施方式中，觸發器 (flip-flop)電路可被用于對時鐘信號重新計時或重新定時，如下關于圖2A-B所述。
[0041] 圖2A是根據本公開的某些實施例的包含電路的系統200的框圖，該電路被配置為 對數字電路重新計時W控制雜散。在一些實施例中，系統200可包括時鐘系統122。系統200 可從晶體振蕩器104接收時鐘信號，該晶體振蕩器104可W是外部時鐘源。晶體振蕩器104可 被禪合到重新計時電路128。在此實施例中，重新計時電路128可包括邊沿觸發的觸發器 (FF)電路204,該觸發器電路204包括禪合到晶體振蕩器104的數據輸入。時鐘系統122還可 包括RF合成器124,該RF合成器124可被配置為向FF電路204的時鐘輸入提供基于本地振蕩 器的信號（基于LO的時鐘）。在可選的實施方式中，RF合成器124可被替換為不同的定時電 路，諸如可編程的本地振蕩器電路或可配置為產生選擇頻率處的定時信號的另一個類型的 電路。FF電路204可包括禪合到數字路由208的輸出，該數字路由208可表示至一個或多個數 字電路(例如，數字信號處理器、微處理器單元(MCU)、通用輸入/輸出（I/OKDC-DC轉換器、 其他數字電路或它們的組合)的數字信號線。數字路由208的切換活動可產生來自供應去禪 電容器(諸如電容器222)的逃逸電流。
[0042] 在一些實施例中，RF合成器124可基于選擇的RF信道產生本地振蕩器化0)信號并 且可向FF電路204的時鐘輸入提供L0信號。可通過控制器(諸如圖1中的MCU 118或其他控制 電路(未示出））來選擇L0信號W具有與所關屯、的頻率(諸如調諧的頻率)偏離的頻率。響應 于L0信號，FF電路204可基于該L0信號對來自晶體振蕩器104的時鐘信號重新計時，該重新 計時可將相對于雜散能量的零點放置在所選擇的RF頻率處或附近，由此增大所選擇的頻率 處的信噪比。
[0043] 在示例中，晶體振蕩器104可提供具有大約38.4MHz的頻率的時鐘信號。在一些實 施例中，RF合成器124可向FF電路204的時鐘輸入提供L0信號，該L0信號可直接地跟蹤期望 的接收信號的頻率或者是用于向下變頻期望的接收信號的L0頻率的一部分。L0信號可被用 于重新取樣忍片或系統內的任意時鐘信號。導出L0的時鐘可限定低頻時鐘中的至少一些可 轉換的定時瞬間，調節對應于L0轉換的忍片定時到定時轉換。
[0044] 在一些實施例中，可在忍片級處利用RF合成器124(或另一個本地振蕩器根據 L0信號來設置數字邏輯路由的定時。在一些實施例中，L0信號可被用于限制通用I/O的定 時，從而使得該通用I/O可改變L0信號的定時所限定的邊沿上的狀態。在一些實施例中，L0 信號或L0信號的分頻版本可被用于控制模擬DC-DC轉換器(諸如圖1中的DC-DC轉換器130) 的定時，該模擬DC-DC轉換器產生脈寬調制(PWM)的信號W調節忍片電壓。可通過DC-DC轉換 器130來設置PWM平均寬度，而可根據L0信號所限定的轉換的定時來控制或量子化PWM信號 的瞬時開始和停止次數。L0信號可被用于重新取樣時鐘信號W在所關屯、的頻率(即，選擇的 信道頻率)處或附近放置頻譜零點。
[0045] 圖2B是根據某些實施例的包含時鐘系統122的電路250的框圖，該時鐘系統122被 配置為向數字路由208提供重新計時的輸出信號并且向DC-DC轉換器130提供重新計時的輸 出信號。電路250包括RF合成器124(或可包括本地振蕩器)和重新計時電路128。在此實施例 中，電路250可進一步包括FF電路254，該FF電路254包括數據輸入，該數據輸入禪合到"除W M"電路252的輸出，該"除WM"電路252禪合到RF合成器124的輸出。FF電路254提供輸出W將 DC-DC P麗頻率設置為L0頻率的次諧波（sub-mu 11iP1 e)。時鐘輸入被禪合到RF合成器124， 并輸出W提供重新計時信號來對DC-DC轉換器130的PWM信號重新計時。
[0046] 圖3A是描繪若干信號脈沖的周期信號相對于時間的曲線圖300。出于說明性的目 的，脈沖P(t)W時刻(0)、時刻(-T)、時刻(+T)為中屯、而間隔為(Τ±ηΤ)，其中變量(η)為整 數。脈沖(P(t))的周期性可在頻譜中產生周期性雜散。具體地，轉換邊沿引起切換干擾，該 切換干擾可被感應地禪合到RF信道中。
[0047] 圖3B是根據某些實施例的圖3A的信號相對于時間的重新計時版本的曲線圖310。 曲線圖310示出重新計時保留W時刻(0)為中屯、的脈沖(p(t))，但其他的周期脈沖可具有可 相對于周期(T)偏離的移動的邊沿。可根據W下方程式來確定周期脈沖流(d(t)):
(1) 在頻譜中，可根據W下方程式來確定脈沖的頻率響應化(j)):
如方程所示，創建重復序列可改變頻域中脈沖的傅里葉變換的過濾。通過用非整數時 鐘信號來重復取樣，有可能在時間上移動脈沖而不影響平均時鐘頻率，運遠離脈沖頻率移 動切換噪聲。例如，低頻時鐘信號(Τι)的周期可W是（1/38.4MHz)而高頻取樣時鐘信號(T2) 的周期可W是(1/600MHZ)。可根據W下方程式來確定重復序列（τ(η)):
(4)
[0048] 在圖3Β中的曲線圖310中，應該認識到，盡管序列內的轉換邊沿的瞬時定時可根據 重新計時頻率定時而隨著脈沖變化信號的，但平均時間周期保持不變。
[0049] 圖4Α是根據本公開的某些實施例的假設一致的周期時鐘脈沖的圖2Α-Β的系統的 數字路由內的逃逸電流W分貝（地)計的電流大小相對于頻率（WMHz計)的曲線圖400。曲線 圖400示出沒有重新取樣的數字邏輯電路的逃逸電流的頻譜。曲線圖400示出W規則頻率間 隔發生的雜散W及雜散基本在幅度上一致。
[0050] 圖4B是根據本公開的某些實施例的具有一致的邏輯活動并且假設重新取樣的時 鐘脈沖的圖2A-B的系統的數字路由內的電流的逃逸電流分貝計)相對于頻率（WMHz計） 的曲線圖410。在曲線圖410中，重新取樣的時鐘具有大約600MHz的頻率，在600MHz及其諧波 處提供零點。此外，不像曲線圖400中的雜散，圖410中的雜散的大小變化。
[0051] 通過對選擇的本地振蕩器頻率處的晶體振蕩器信號重新計時，可在重新取樣的時 鐘頻率及其諧波處或附近引進頻譜零點W降低所選擇的頻率處的干擾。應該認識到，盡管 W上示例使用600MHz重新取樣時鐘，但重新取樣時鐘的頻率可被選擇成在期望的(選擇的） 頻率處放置頻譜零點。
[0052] 圖5是根據某些實施例的包括重新計時電路的系統500的框圖。系統500可包括禪 合到晶體振蕩器104的RF電路502,該晶體振蕩器被配置為向節點504提供時鐘信號。RF電路 502可包括禪合到節點502的時鐘系統122"RF電路502還可包括中間頻率(IF)模擬至數字轉 換器(ADC)llO,其包括接收信號的輸入、禪合到節點504的時鐘輸入和提供取樣的數字信號 的輸出。RF電路502可進一步包括重新計時電路128、多路復用器528、數字路由208(例如，配 置為向相關聯的數字電路提供定時信號的導電線路）、MCU 118W及DC-DC轉換器130。
[0053] 時鐘系統122包括RF合成器124、重新計時電路128和時鐘信號發生器126,該時鐘 信號發生器126可被實施為多個分頻器電路（126A、126B和126C)"RF合成器124包括禪合到 節點504的輸入并且包括禪合到分頻器電路126A的輸入且禪合到分頻器電路126B的輸入的 輸出。分頻器電路126A可W是整數分頻器電路，包括禪合到FF電路526的時鐘輸入的輸出， 該FF電路526是重新計時電路128的一部分。FF電路526可進一步包括禪合到節點504的輸入 和禪合到多路復用器528的輸入的輸出。多路復用器528可包括禪合到FF電路526的輸出的 輸入、禪合到節點504的輸入和禪合到節點506的輸出。多路復用器528可進一步包括配置為 從MCU 118接收控制信號的控制輸入。響應于控制信號，多路復用器528可經由節點506向數 字路由208選擇性地提供來自節點504的原始XO時鐘信號和來自重新計時電路128的輸出的 本地定時輸出信號(表示原始XO時鐘信號的重新定時的版本)中的一個。
[0054] 時鐘系統122可進一步包括分頻器電路126B，該分頻器電路126B包括禪合到頻率 合成器124的輸出的輸入。分頻器電路126B可W是整數分頻器，配置為對本地振蕩器信號分 頻并向節點514提供分頻的本地振蕩器信號。時鐘系統122還可包括分頻器電路126C，該分 頻器電路126C可包括禪合到分頻器電路126A的輸出的輸入并且可包括禪合到節點516的輸 出。分頻器電路126C可W是整數分頻器電路。
[0055] 在一些實施例中，DC-DC轉換器130可包括斜坡發生器536,該斜坡發生器536具有 禪合到節點514的輸入并且包括禪合到比較器538的第一輸入的輸出。比較器538可包括第 二輸入W接收電壓，諸如參考電壓、反饋電壓或其他選擇的電壓，且該比較器538可包括禪 合到FF 540的輸入的輸出。FF 540可包括禪合到節點516的第二輸入W從分頻器電路126C 接收本地定時輸出信號并且可包括輸出W提供脈寬調制的（PWM)信號。DC-DC轉換器130可 從節點514接收第一本地定時信號W及從節點516接收第二本地本地定時信號并且可在輸 出處提供具有P麗開始和停止時亥ij (上升邊沿轉換和下降邊沿轉換）的P歷信號，該P歷開始 和停止時刻在時間上被量化為來自RF合成器124的本地振蕩器化0)信號內或來自分頻器電 路126C的本地輸出定時信號內的轉換。
[0056] 在一些實施例中，在發送操作期間（在發送模式中），MCU 118可控制多路復用器 528向數字路由208提供原始X0時鐘。在一些實施例中，RF電路502不在發送模式期間對數字 路由208重新定時W避免將輸出雜散引入所發送的信號中。然而，在發送模式期間，RF電路 502可對DC-DC轉換器130、其他數字電路或它們的任意組合重新定時。
[0057] 在接收操作期間（在接收模式中），MCU 118可控制多路復用器528向數字路由208 提供重新定時的時鐘信號W減少接收信道中的切換噪聲。此外，可基于所關屯、的信道的頻 率來選擇用于經由FF電路526對原始X0時鐘重新定時的本地時鐘的頻率。提供到FF電路526 的時鐘輸入的本地時鐘迫使要被重新定時的原始X0時鐘信號的轉換與基于L0的信號的轉 換邊沿同步發生。此外，DC-DC轉換器130的重新定時迫使DC-DC轉換器130所產生的PWM信號 的轉換與在節點516處提供的時鐘信號的轉換邊沿一起發生，該時鐘信號可W是RF合成器 124(或另一個時鐘源)所提供的本地時鐘信號的整數分頻版本。
[0058] 在一些實施例中，可期望當使用不同的發送和接收帶時調節晶體振蕩器104的頻 率。此策略對于窄帶系統中的晶體振蕩器104與低噪聲放大器(LNA)的直接禪合可W是有效 的。在一些情況下，原始X0時鐘信號的重新定時可使RF雜散衰減超過25地，但可在其他頻率 處創建新的雜散。在一些實施例中，當系統500切換到不同的信道(不同的所關屯、的頻率） 時，控制器(MCU 118)可使用多路復用器528在原始X0時鐘信號與本地定時輸出信號之間進 行選擇來激活和關閉重新定時或者RF合成器124可響應于來自控制器(MCU 118)經由控制 線(未示出）的或來自另一信號源(未示出）的控制信號而改變重新定時頻率。
[0059] 在一些實施例中，RF合成器124(或其他可編程的本地時鐘發生器)可被編程為產 生具有一頻率的本地振蕩器化0)信號，該頻率對應于所關屯、的頻率(諸如接收頻率或發送 頻率）。11)信號可被提供到分頻器電路126A和126B，該分頻器電路126A和126B可根據選擇的 整數來對L0信號分頻W產生本地定時信號。第一本地定時信號可被分頻器電路126A提供到 FF電路526的時鐘輸入，該FF電路526可使用第一本地定時信號來對原始X0時鐘重新計時W 產生本地定時輸出信號，該本地定時輸出信號可被提供到多路復用器528的第二輸入。第二 本地定時信號可被分頻器電路126B提供到DC-DC轉換器130的斜坡發生器536。第Ξ本地定 時信號可由分頻器電路126C基于第一本地定時信號來產生并且可被提供到DC-DC轉換器 130的FF電路540的時鐘輸入。
[0060] 在一些實施例中，可對DC-DC轉換器130計時從而使得DC-DC轉換器130的頻率跟蹤 L0信號的頻率，使得DC-DC工作頻率是L0信號的次諧波，可W在所關屯、的頻率處或附近。本 地定時信號可被用于調節DC-DC轉換器130的工作頻率從而使得DC-DC諧波落在RF接收帶之 外。
[0061] 圖6A是根據某些實施例的針對沒有和具有基于本地振蕩器的重新取樣的134k化 速率處的復雜電路中理想化的PWM波形和5%正弦變化或者600MHz處PWM波形的重新計時的 DC-DC逃逸電流的電流大小(地)相對于頻率(MHz)的曲線圖600。曲線圖600假設用于DC-DC 轉換器的10mA平均負載電流和從DC-DC轉換器到低于細z(sub-細Z)接收器輸入且到2.4G化 接收器輸入的10抑相互電感W及具有固定的PWM脈沖開始時刻。曲線圖600包括從沒有對時 鐘信號的重新計時的DC-DC轉換器切換產生的第一頻譜604。曲線圖600進一步包括從使用 了在600MHz處的重新計時的本地振蕩器時鐘的DC-DC轉換器切換產生的第二頻譜606。此 夕h曲線圖600示出在沒有使用重新定時情況下的雜散極限在大約30地處，在2.4G化帶中提 供大約5地裕度。
[0062] 在曲線圖600中，重新取樣的頻譜606中的雜散610和612隔開大約7.68MHz，而重新 取樣的頻譜606在7.68MHz處產生凹口或零點608。在圖6B中更加清楚地示出了凹口 608，其 中省略了頻譜604而僅示出頻譜606。
[0063] 圖6B是根據某些實施例的針對在600MHz重新取樣的W 134k化速率的負載電流中 的理想化PWM波形和5 %正弦變化的DC-DC逃逸電流的電流相對于頻率的曲線圖620。如圖所 示，凹口 608被形成在頻譜606中的大約2404MHz處，而雜散610和612分開7.68MHz。在2.4G化 帶中相對于雜散極限602,重新計時的逃逸電流的頻譜606提供增大的信噪比。
[0064] 在W上示例中，RF合成器124可提供具有選擇的頻率的L0信號。然而，在一些實施 例中，本地振蕩器信號或RF合成器的輸出可被進一步分頻W將不同的L0信號提供到多種組 件，諸如在RF接收操作期間，轉移頻譜能量可另外在接收信道中將噪聲誘導到所關屯、的信 道之外的頻率。
[0065] 圖7A是根據某些實施例的使用低側注入的DC-DC轉換器逃逸電流的第Μ和第(M+1) 諧波的頻率譜圖700,其中，在期望的接收信道頻帶周圍示出了頻譜擴展，但在頻率上偏移。 在圖5的分頻器電路126Β中使本地振蕩器頻率除就使得DC-DC轉換器130的第Μ諧波與RF 合成器124的頻率相符而第(Μ+1)諧波在RF合成器124的頻率之上多了DC-DC轉換器130的切 換頻率(例如，8MHz)。在此實施例中，圖5中用來自分頻器126C的來自RF合成器124的振蕩器 信號的分頻值經由FF電路540對PWM信號重新定時使在本地振蕩器頻率周圍擴展的頻譜衰 減，該本地振蕩器頻率最接近接收帶的低側。
[0066] 圖7B是根據某些實施例的使用高側注入的DC-DC轉換器逃逸電流的第Μ和第(M-1) 諧波的頻率譜圖720,其中，在期望的接收信道頻帶周圍示出了頻譜擴展，但在頻率上偏移。 在圖5中的分頻器電路126Β中使本地振蕩器頻率除就使得DC-DC轉換器130的第Μ諧波與 RF合成器124的頻率相符而第(Μ-1)諧波在RF合成器124的頻率之下少了DC-DC轉換器130的 切換頻率(例如，8MHz)。在此實施例中，圖6中用來自分頻器126C的RF合成器124的定時信號 的分頻值經由FF電路540對PWM信號重新定時使在本地振蕩器頻率周圍擴展的頻譜衰減，該 本地振蕩器頻率最接近接收帶的高側。
[0067] 在某些實施例中，可期望當電路處于接收模式時使用重新取樣或重新計時方法所 產生的本地定時輸出信號而當電路處于發送模式時使用原始X0信號。在圖1、2和3的系統 100、200和500的實施例中，可基于電路的工作模式來選擇性地使用重新定時的時鐘。在一 些實施例中，MCU 118可通過控制多路復用器在X0時鐘信號與本地定時輸出信號之間選擇 W提供所選擇的輸出時鐘信號。在一些實施例中，MCU 118還可控制RF合成器124的頻率W 提供選擇的時鐘頻率，所選擇的時鐘頻率對應于接收的RF信號中所關屯、的頻率或所關屯、的 信道。
[0068] 在一些實施例中，可調節DC-DC轉換器130的工作頻率從而使得第N和第(N+1)諧波 W期望的接收信道周圍為中屯、W降低干擾。在示例中，如果DC-DC轉換器130的目標頻率大 約為8MHz，那么分頻器126B的本地整數分頻比可被設計為當RF信道頻率改變時保持DC-DC 切換頻率在8MHz附近且通常在1 %內，但諧波不精確地W接收信道為中屯、。在實施例中，DC- DC轉換器130的頻率可通過可編程的鎖相環路（PPL)電路來確定W有效地屈服小數 (fractional)分頻值Μ的等效。化L電路可具有輸入頻率(DC-DC工作頻率），其可被配置為跟 蹤L0頻率。W下關于圖8描述化L電路實施方式的示例。
[0069] 圖8是根據某些實施例的包括重新計時電路的系統800的框圖。系統800包括圖5中 系統500的所有元件，除了分頻器電路126Β和126C被替換為可編程的化L電路804,該可編程 的化L電路804包括禪合到節點514的第一輸出和禪合到節點516的第二輸出。化L電路804可 包括一個或多個輸入(未示出）W從控制器(諸如MCU 118)、調諧器電路(未示出）或其他一 些電路接收控制信號來對頻率編程。化L電路804可相位鎖定到所關屯、的頻率并且可控制提 供到DC-DC轉換器130的定時信號W迫使輸出處的PWM信號的轉換邊沿與化L電路804所提供 的信號的轉換定時匹配。如上所討論的，通過對DC-DC轉換器130重新定時，可遠離所關屯、的 頻率移動切換噪聲。應該認識到，RF合成器124所提供的本地振蕩器頻率的選擇可基于所選 擇的頻率所產生的移動。
[0070] 圖9Α是DC-DC轉換器逃逸電流的第Ν和第(Ν+1)諧波的頻譜圖900,具有W期望的接 收信道頻帶為中屯、所示的頻譜擴展。根據某些實施例，DC-DC轉換器諧波的定中屯、可使用低 側注入對本地振蕩器頻率的小數分頻來獲得，或者可使用例如圖8中的化L電路804來獲得。 在理想化系統中，通過向DC-DC轉換器130提供具有相對較高的頻率(諸如8. ΟΜΗζ)的定時信 號，逃逸電流能量將從接收帶中屯、頻率移動正或負DC-DC轉換器頻率的一半。用圖8中的化L 電路804所提供的定時信號經由FF電路540對PWM信號重新定時可使在定時信號的頻率周圍 擴展的頻譜衰減，該定時信號的頻率可被選擇為最接近接收帶的低側。類似地，在某些實施 例中，高側注入可影響逃逸電流頻譜，如圖9B所示。
[0071] 圖9B是DC-DC轉換器逃逸電流的第N和第(N+1)諧波的頻譜圖920,具有W期望的接 收信道頻帶為中屯、所示的頻譜擴展。根據某些實施例，DC-DC轉換器諧波的定中屯、可使用高 側注入對本地振蕩器頻率的小數分頻或者使用圖8中的化L電路804來獲得。在理想化系統 中，通過向DC-DC轉換器130提供具有相對較高的頻率(諸如8. ΟΜΗζ)的定時信號，逃逸電流 能量將從接收帶中屯、頻率移動正或負DC-DC轉換器頻率的一半。在此實施例中，用來自圖8 中的化L電路804的定時信號經由FF電路540對PWM信號重新定時可使在本地振蕩器頻率周 圍擴展的頻譜衰減，該本地振蕩器頻率最接近接收帶的高側。
[0072] 在一些實施例中，RF合成器、時鐘信號發生器126Α和化L電路804可合作W提供本 地定時信號，該本地定時信號被配置為使DC-DC轉換器130的第Ν和第Ν+1諧波W選擇的中屯、 頻率(諸如低噪聲放大器的中屯、頻率)為中屯、，但諧波可能不精確地W接收信道為中屯、。通 常，圖5中的分頻器126A-C可在一個或多個整數分頻比之間循環W獲得小數分頻Μ。可能不 優選運樣的實施例，因為有時可能發生附加的頻譜擴展。對于小數分頻Μ，圖8中的化L 804 可被用于避免運種附加的頻譜擴展。使諧波W所選擇的中屯、頻率為中屯、可允許頻譜由于在 DC-DC轉換器130中的可變脈寬調制的最大擴展。
[0073] 圖10Α是針對不同的接收帶中超過1000個不同的接收信道的沒有重新定時的DC- DC轉換器的W地計的DC-DC轉換器逃逸電流裕度相對于頻率的曲線圖1000。曲線圖1000示 出對于可變PWM信號(變化5%)和可變中頻的使用本地振蕩器頻率的整數分頻的具有大約 8MHz的工作頻率而沒有重新計時的DC-DC轉換器130的W分貝計的逃逸電流。曲線圖1000進 一步包括大約20地處的逃逸電流闊值1002。沒有重新計時的情況下，大量信道的逃逸電流 下降到逃逸電流闊值1002W下，運表明對于許多信道，沒有重新計時的DC-DC轉換器130的 逃逸電流下降到期望水平W下。
[0074] 圖10B是針對超過1000個不同的接收信道，根據本公開的某些實施例重新定時的 DC-DC轉換器130的W地計的DC-DC轉換器逃逸電流裕度相對于頻率的曲線圖1020。曲線圖 1020示出對于可變PWM信號(變化5%)和可變中頻的使用本地振蕩器頻率的整數分頻的具 有大約8MHz的工作頻率的重新計時的DC-DC轉換器的W分貝計的逃逸電流闊值1022。如圖 所示，重新計時的DC-DC轉換器130在所有示出的接收信道的頻率范圍上提供至少20地的可 接受逃逸電流裕度。在具有產生圖8的逃逸電流裕度的優選實施例中，DC-DC轉換器130的工 作頻率、DC-DC轉換器130的重新定時頻率和接受信道的IF頻率可針對超過1000個接收信道 中的每一個而改變W獲得前述20地逃逸電流裕度。
[0075] 在一些實施例中，RF電流可使用產生本地振蕩器信號的RF合成器并任選地使用分 頻器電路來對一個或多個電路重新計時，該分頻器電路可分頻或W別的方式改變本地振蕩 器信號W產生本地定時信號，該本地定時信號可被用于調節一個或多個電路的轉換定時。 在發送模式中，數字電路可利用原始晶體振蕩器時鐘。在接收模式中，為了減少所關屯、的信 道中的干擾，電路可利用本地定時信號，該本地定時信號可提供頻譜零點或可W別的方式 減少所關屯、的信道中的干擾。W下關于圖11描述重新定時信號的一個可能的方法。
[0076] 圖11是根據某些實施例的對電路重新計時的系統1100的流程圖。在1102處，方法 可包括在電路的第一輸入處接收具有第一頻率的時鐘信號。可從內部或外部時鐘源接收時 鐘信號。在一些實施例中，可從晶體振蕩器接收時鐘信號。前進至1104,具有與所關屯、的頻 率有關的第二頻率的本地定時信號可被提供到電路的第二輸入。本地定時信號可由本地振 蕩器、RF頻率合成器、分頻器電路、P化電路、另一源或它們的任意組合來提供。
[0077] 繼續到1106,可通過用本地定時信號對時鐘信號重新定時來產生本地定時輸出信 號。在示例中，觸發器電路可使用本地定時信號對時鐘信號重新計時W產生本地定時輸出 信號。進行至1108,可使用一種或多種版本的本地定時輸出信號來對數字電路(諸如DC-DC 轉換器、數字路由、其他數字電路或它們的任意組合)選擇地重新定時而不改變該數字電路 的平均工作頻率。在示例中，在發送模式期間，當使用原始X0時鐘信號對數字路由定時時， 可使用本地時鐘信號對DC-DC轉換器重新定時。在接收模式中，可使用一個或多個本地定時 輸出信號對數字路由和DC-DC轉換器重新定時。
[0078] 在一些實施例中，可通過化L電路、分頻器或其他時鐘信號發生器來產生第二本地 定時信號。第二本地定時信號可被提供到另一個電路。第二本地定時信號可具有一頻率，該 頻率是提供到觸發器電路的本地定時信號的頻率的一部分。
[0079] 在一些實施例中，DC-DC轉換器可被重新計時W產生具有上升邊沿和下降邊沿的 脈寬調制的（PWM)信號，該上升邊沿和下降邊沿在時間上被量化為一個或多個版本的本地 定時輸出信號中的一個。DC-DC轉換器或其他的切換電路可接收一個或多個本地定時輸出 信號，該個或多個本地定時輸出信號可W是L0信號的分頻版本，或者是由時鐘信號發生器 (例如，合成器、分頻器電路、其他電路或它們的任意組合)所提供的本地定時信號。在一些 實施例中，例如，一個或多個版本的本地定時輸出信號可被應用到DC-DC轉換器W產生具有 邏輯轉換的PWM輸出信號，該邏輯轉換在時間上可被量化為一個或多個版本的本地定時輸 出信號。
[0080] 在一些實施例中，此方法可進一步包括向電路的第一輸出提供時鐘信號并且控制 電路的多路復用器向電路的第二輸出選擇性地提供原始X0時鐘信號和本地定時輸出信號 中的一個。在一些實施例中，電路的一個或多個通用輸入/輸出與禪合到該電路的數字路由 的切換頻率保持選擇的平均工作頻率，而瞬時頻率根據本地定時輸出信號內的轉換周期地 變化。在一些實施例中，此電路可對數字電路、模擬電路、射頻電路、其他電路或它們的任意 組合重新定時。
[0081] 結合W上關于圖1-11描述的電路、系統、方法和信號圖，可在忍片級對時鐘信號重 新計時或重新定時W提供定時網格(timing grid)，從該定時網絡中至少一些本地切換操 作可獲得它們的定時。此外，DC-DC轉換器和其他相關聯的電路可被重新定時W減少所關屯、 的頻率(諸如接收頻率)處的頻譜能量。在一些實施例中，在接收操作期間，可基于本地振蕩 器信號來對時鐘信號重新計時或重新定時，該本地振蕩器信號可被調諧到所關屯、的頻率， 而在發送操作期間可使用時鐘信號(沒有重新定時）。
[0082] 雖然已參考優選實施例描述了本發明，但是本領域技術人員將認識到，可在形式 和細節上作出改變而不脫離本發明的范圍。
【主權項】
1. 一種集成電路，包括： 射頻合成器，配置為以選擇的頻率提供本地振蕩器信號，所選擇的頻率與射頻輸入信 號內所關心的信道有關； 重新計時電路，包括:第一輸入，用于接收時鐘信號;第二輸入，用于接收與所述本地振 蕩器信號有關的本地重新計時信號；以及輸出，用于提供本地定時輸出信號，所述本地定時 輸出信號是基于所述本地重新計時信號的時鐘信號的經頻率調節的版本;以及 數字電路，包括輸入以接收所述本地定時輸出信號作為數字時鐘信號。2. 如權利要求1所述的集成電路，其特征在于，所述數字電路在接收模式中接收所述本 地定時輸出信號作為所述數字時鐘信號而在發送模式中接收所述時鐘信號作為所述數字 時鐘信號。3. 如權利要求1所述的集成電路，其特征在于，所述重新計時電路包含觸發器電路，所 述觸發器電路包括： 所述第一輸入，用于接收所述時鐘信號； 所述第二輸入，用于接收所述本地定時信號；以及 輸出，用于提供所述本地定時輸出信號。4. 如權利要求2所述的集成電路，其特征在于，還包括： 多路復用器，包括:第一輸入，用于接收所述時鐘信號;第二輸入，用于接收所述本地定 時輸出信號;控制輸入，用于接收選擇信號；以及輸出，耦合到數字路由，以及 其中，控制電路控制所述多路復用器以向所述數字路由和至少一個切換電路中的至少 一個選擇性地提供所述時鐘信號和所述本地定時輸出信號中的一個。5. 如權利要求4所述的集成電路，其特征在于： 在發送模式中，所述控制電路控制所述多路復用器向所述至少一個提供所述時鐘信 號；以及 在接收模式中，所述控制電路控制所述多路復用器向所述數字路由和所述至少一個切 換電路中的所述至少一個提供所述本地定時輸出信號。6. 如權利要求1所述的集成電路，其特征在于，所述本地定時信號包含根據一整數分頻 的所述本地振蕩器信號的所選擇的頻率。7. 如權利要求1所述的集成電路，其特征在于，還包括： 多個通用輸入/輸出；以及 所述本地定時信號，配置為對所述通用輸入/輸出中的至少一些重新計時。8. 如權利要求7所述的集成電路，其特征在于： 所述通用輸入/輸出與數字路由的切換頻率保持選擇的平均工作頻率；以及 瞬時頻率根據所述本地定時輸出信號內的轉換按周期的不同而變化。9. 如權利要求1所述的集成電路，其特征在于，還包括： DC-DC轉換器，包括： 斜坡發生器，包括耦合到第一時鐘信號發生器的輸出的輸入，且包括輸出； 比較器，包括耦合到所述斜坡發生器的輸出的第一輸入、用于接收電壓信號的第二輸 入、和輸出；以及 觸發器電路，包括:第一輸入，耦合到所述比較器的輸出；第二輸入，耦合到第二時鐘信 號發生器；以及輸出，配置為提供具有上升邊沿和下降邊沿的脈寬調制的信號，所述上升邊 沿和下降邊沿在時間上被量化為來自所述第二時鐘信號發生器的本地定時輸出信號。10. 如權利要求9所述的集成電路，其特征在于，所述DC-DC轉換器的工作頻率是所述本 地振蕩器信號的整數分頻。11. 如權利要求9所述的集成電路，其特征在于，所述DC-DC轉換器的工作頻率是所述本 地振蕩器信號的小數分頻。12. 如權利要求1所述的集成電路，其特征在于，還包括： 鎖相環電路，包括耦合到所述重新計時電路的輸出的輸入，且包括第一輸出和第二輸 出 DC-DC轉換器，包括:第一輸入，耦合到所述鎖相環電路的第一輸出，所述鎖相環電路的 第一輸出耦合到鎖相環電路的輸出；以及第二輸入，耦合到所述鎖相環電路的第二輸出，所 述DC-DC轉換器被配置為以來自所述鎖相環電路的經調節的本地定時輸出信號的頻率工作 從而相對于所關心的頻率移動所述DC-DC轉換器的DC-DC諧波。13. 如權利要求12所述的集成電路，其特征在于，所述DC-DC轉換器的第一高階諧波和 第二高階諧波基本上以選擇的接收信道為中心以減少干擾。14. 如權利要求12所述的集成電路，其特征在于，響應于來自所述鎖相環電路的所調節 的本地定時輸出信號的頻率，所述DC-DC轉換器被配置為產生具有上升邊沿和下降邊沿的 脈寬調制的信號，所述上升邊沿和下降邊沿在時間上被量化為所述本地定時輸出信號。
【文檔編號】H04B1/10GK105871393SQ201511024366
【公開日】2016年8月17日
【申請日】2015年12月30日
【發明人】J·M·庫瑞
【申請人】硅實驗室股份有限公司