一種基于fpga的led顯示屏控制系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明涉及一種基于FPGA的LED顯示屏控制系統(tǒng)。
【背景技術】
[0002]對于液晶拼接墻中視頻監(jiān)控用戶，他們需要在同一屏幕上顯示多個視頻監(jiān)控信號，也就是在真?zhèn)€拼接墻上，能夠顯示盡量多的信號，以便他們在對各個監(jiān)控頭進行觀察和監(jiān)控。此類功能如果通過電視機和控制器的方式來完成，一是電視機的拼縫很寬，影響視覺效果，電視無法長時間連續(xù)7x24小時工作，需要在每天關閉數(shù)小時，否則電視的使用壽命會大大折扣，一般會在半年內出現(xiàn)屏幕變黃甚至無法使用的現(xiàn)象。另外控制器的價格成本也比較昂貴。工業(yè)級的液晶顯示單元是專為長時間聯(lián)系使用而設計的，能夠連續(xù)長時間工作，工作時長至少可達到50000小時。
【發(fā)明內容】
[0003]本發(fā)明的目的是提供一種基于FPGA的LED顯示屏控制系統(tǒng)。
[0004]為實現(xiàn)上述目的，本發(fā)明采取的技術方案為:一種基于FPGA的LED顯示屏控制系統(tǒng)，所述控制系統(tǒng)包括FPGA芯片、SDI接口、高速SerdeS、DDR控制器和3D數(shù)字梳狀濾波器，所述FPGA 10腳為DDR方式，所述控制系統(tǒng)利用FPGA中的DSP模塊實現(xiàn)高速乘法運算，實現(xiàn)縮放濾波算法，通過對DDR memory的讀寫控制,實現(xiàn)巾貞率轉換。
[0005]所述控制系統(tǒng)對視頻輸入信號，采用3D數(shù)字梳狀濾波技術進行亮色分離，消除亮色串擾問題；采用運動自適應去隔行算法，將輸入的隔行信號轉換為逐行信號顯示。
[0006]所述控制系統(tǒng)對VGA輸入信號，自動進行對ADC的偏置和增益校準，自動進行轉換時鐘頻率、采樣時鐘相位和顯示位置的設置。
[0007]所述控制系統(tǒng)通過對DDR的讀寫的精確控制，多個數(shù)據(jù)流的合理分配，實現(xiàn)多個畫面的疊加合成。
[0008]所述控制系統(tǒng)能處理各種不同的輸入信號，輸入信號包括視頻，分量視頻，VGA,DVI, HDMI等，并對信號做相應的處理
本發(fā)明支持SDI輸入接口 ；VGA、DV1、HDM1、VIDEO可硬件環(huán)出；屏幕控制可通過安裝在PC上的控制軟件進行拖拉操作，以所見即所得的方式展現(xiàn)在用戶面前；可同時支持輸入4路1920xl080P的信號，同時進行大數(shù)據(jù)交換，且保證圖像顯示的穩(wěn)定性；可在輸入接口中任意選擇4路輸入進行圖像顯示，輸入口類型無限制；四個圖層的圖像可實現(xiàn)無極縮放，不受屏幕物理拼縫影響；
畫面支持全高清，圖像可自動適應，能適合常用分辨率；SDI最高可支持3G-SDI，兼容HD-SDL.
[0009]
【具體實施方式】
為了使本發(fā)明的目的及優(yōu)點更加清楚明白，以下結合實施例對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0010]本具體實施的一種基于FPGA的LED顯示屏控制系統(tǒng)，所述控制系統(tǒng)包括FPGA芯片、SDI接口、高速Serdes、DDR控制器和3D數(shù)字梳狀濾波器，所述FPGA 10腳為DDR方式，所述控制系統(tǒng)利用FPGA中的DSP模塊實現(xiàn)高速乘法運算，實現(xiàn)縮放濾波算法，通過對DDR memory的讀寫控制,實現(xiàn)巾貞率轉換。
[0011]所述控制系統(tǒng)對視頻輸入信號，采用3D數(shù)字梳狀濾波技術進行亮色分離，消除亮色串擾問題；采用運動自適應去隔行算法，將輸入的隔行信號轉換為逐行信號顯示。
[0012]所述控制系統(tǒng)對VGA輸入信號，自動進行對ADC的偏置和增益校準，自動進行轉換時鐘頻率、采樣時鐘相位和顯示位置的設置。
[0013]所述控制系統(tǒng)通過對DDR的讀寫的精確控制，多個數(shù)據(jù)流的合理分配，實現(xiàn)多個畫面的疊加合成。
[0014]所述控制系統(tǒng)能處理各種不同的輸入信號，輸入信號包括視頻，分量視頻，VGA,DVI, HDMI等，并對信號做相應的處理。
[0015]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【主權項】
1.一種基于FPGA的LED顯示屏控制系統(tǒng)，其特征在于，所述控制系統(tǒng)包括FPGA芯片、SDI接口、高速SerdeS、DDR控制器和3D數(shù)字梳狀濾波器，所述FPGA 10腳為DDR方式，所述控制系統(tǒng)利用FPGA中的DSP模塊實現(xiàn)高速乘法運算，實現(xiàn)縮放濾波算法，通過對DDRmemory的讀寫控制,實現(xiàn)巾貞率轉換。2.根據(jù)權利要求1所述的一種基于FPGA的LED顯示屏控制系統(tǒng)，其特征在于，所述控制系統(tǒng)對視頻輸入信號，采用3D數(shù)字梳狀濾波技術進行亮色分離，消除亮色串擾問題；采用運動自適應去隔行算法，將輸入的隔行信號轉換為逐行信號顯示。3.根據(jù)權利要求1所述的一種基于FPGA的LED顯示屏控制系統(tǒng)，其特征在于，所述控制系統(tǒng)對VGA輸入信號，自動進行對ADC的偏置和增益校準，自動進行轉換時鐘頻率、采樣時鐘相位和顯示位置的設置。4.根據(jù)權利要求1所述的一種基于FPGA的LED顯示屏控制系統(tǒng)，其特征在于，所述控制系統(tǒng)通過對DDR的讀寫的精確控制，多個數(shù)據(jù)流的合理分配，實現(xiàn)多個畫面的疊加合成。5.根據(jù)權利要求1所述的一種基于FPGA的LED顯示屏控制系統(tǒng)，其特征在于，所述控制系統(tǒng)能處理各種不同的輸入信號，輸入信號包括視頻，分量視頻，VGA，DVI，HDMI等，并對信號做相應的處理。
【專利摘要】本發(fā)明公開了一種基于FPGA的LED顯示屏控制系統(tǒng)，支持SDI輸入接口；VGA、DVI、HDMI、VIDEO可硬件環(huán)出；屏幕控制可通過安裝在PC上的控制軟件進行拖拉操作，以所見即所得的方式展現(xiàn)在用戶面前；可同時支持輸入4路1920x1080P的信號，同時進行大數(shù)據(jù)交換，且保證圖像顯示的穩(wěn)定性；可在輸入接口中任意選擇4路輸入進行圖像顯示，輸入口類型無限制；四個圖層的圖像可實現(xiàn)無極縮放，不受屏幕物理拼縫影響；畫面支持全高清，圖像可自動適應，能適合常用分辨率；SDI最高可支持3G-SDI，兼容HD-SDI。
【IPC分類】H04N7/01, H04N5/262, G09G3/32
【公開號】CN105245818
【申請?zhí)枴緾N201410321340
【發(fā)明人】張野翎
【申請人】上海菱博電子技術股份有限公司
【公開日】2016年1月13日
【申請日】2014年7月8日