對位寬為10的數據進行檢錯和糾錯的電路的制作方法
【技術領域】
[0001]本發明涉及電子信息技術領域，特別是涉及一種可以針對傳輸后的數據進行檢錯和糾錯的電路結構。
【背景技術】
[0002]隨著科學技術的發展，人們已經處于信息數據時代，時時刻刻都要和數據打交道，這就離不開數據的傳送。而在數據傳輸的過程中，由于信道中存在各種干擾，數據會發生差錯，即接收端接收的數據和發送端發送的數據不同，這會對數據的可靠性和真實性帶來極壞的影響。為此，數據檢錯成為研宄的焦點，現有技術中有許多的檢錯電路，比如基于奇偶校驗原理的電路結構，該電路只能檢測數據是否發生錯誤，一旦原始數據發生錯誤，則該電路可以確定出數據發生錯誤的位置，但卻不能對發生錯誤的數據進行糾錯，只能要求發送端再重新發送一次原始數據，這就會降低數據傳輸效率與數據安全性。
【發明內容】
[0003]針對現有技術中存在的問題，本發明提出了一種對位寬為10的數據進行檢錯和糾錯的電路，一旦原始數據發生錯誤，則該電路可以確定出數據發生錯誤的位置并將其更正，該電路原理簡單，結構精簡，同時具備檢錯和糾錯的功能，有著極大的優勢。
[0004]為了解決上述技術問題，本發明提出的一種對位寬為10的數據進行檢錯和糾錯的電路，包括編碼電路和糾錯電路；所述編碼電路包括4個六位輸入的異或門，用來實現對原始10位數據的編碼，產生4個數據編碼位；所述糾錯電路包括4個七位輸入的異或門、10個四位輸入的與門和10個兩位輸入的異或門；所述4個七位輸入的異或門用來實現對發生錯誤的數據位進行檢錯，從而確定原始數據是否發生錯誤，以及發生錯誤的數據位的位置；所述10個四位輸入的與門用來產生位寬為10的數據，它將發生錯誤的數據位置1，沒有發生錯誤的數據位置O ;所述10個兩位輸入的異或門用來將上述10個四位輸入的與門產生的10位數據和現在已經發生錯誤的數據中的10位進行異或，使發生錯誤的數據位與I異或之后取反，沒有發生錯誤的數據位與O異或之后保持原值。
[0005]與現有技術相比，本發明的有益效果是:
[0006]本發明對位寬為10的數據進行檢錯和糾錯的電路不但可以判斷數據是否出錯，而且可以對出錯的數據進行改正，以恢復至原始數據。該電路可以通過門電路來實現，僅僅需要18個異或門，10個與門就可以實現檢錯和糾錯的功能。方法簡單，便于操作。
【附圖說明】
[0007]圖1是本發明具有檢錯和糾錯功能的電路框架圖；
[0008]圖2是本發明電路中對原始數據進行編碼的編碼電路；
[0009]圖3是本發明中具有檢錯和糾錯功能的糾錯電路；
[0010]圖4是圖3中左側的具有對錯誤數據定位功能的電路；
[0011]圖5是圖3中右側的具有糾錯功能的電路。
【具體實施方式】
[0012]下面結合附圖和具體實施例對本發明技術方案作進一步詳細描述，所描述的具體實施例僅對本發明進行解釋說明，并不用以限制本發明。
[0013]如圖1所示，本發明一種對位寬為10的數據進行檢錯和糾錯的電路的設計思路是:輸入端是一個位寬為10的原始數據，編碼電路的功能是將原始數據編碼擴展成14位數據，編碼電路和糾錯電路之間是數據的傳輸通道一信道，數據在傳輸時可能發生錯誤，糾錯電路的功能是對錯誤數據位進行定位和糾錯，輸出端是糾錯完成后的10位原始數據。
[0014]本發明一種對位寬為10的數據進行檢錯和糾錯的電路包括編碼電路和糾錯電路；所述編碼電路包括4個六位輸入的異或門；所述糾錯電路包括4個七位輸入的異或門、10個四位輸入的與門和10個兩位輸入的異或門。
[0015]如圖2所示，所述4個六位輸入的異或門用來實現對原始10位數據的編碼，產生4個數據編碼位，其中original [1:10]表示10位原始數據，bianma[l: 14]表示編碼后位寬為14的數據，Xorl、Xor2、Xor3和Xor4為4個六位輸入的異或門。
[0016]圖3對應于圖1中的糾錯電路，其中Vin[l:14]表示已經出錯的14位數據，Xor5、X0r6、X0r7和XorS為4個七位輸入的異或門，用來實現對發生錯誤的數據位的檢錯功能，它可以確定原始數據是否發生錯誤，以及發生錯誤的數據位的位置。圖3中左側具有對錯誤數據定位功能的電路是定位發生錯誤的數據位，并生成10位數據，如圖4所示，采用10個四位輸入的與門用來產生位寬為10的數據，它將發生錯誤的數據位置1，沒有發生錯誤的數據位置O。圖3中右側的具有糾錯功能的電路是將剛產生的10位數據和發生錯誤的數據做10次異或處理，如圖5所示，采用10個兩位輸入的異或門用來將上述10個四位輸入的與門產生的10位數據和現在已經發生錯誤的數據中的10位進行異或，這樣發生錯誤的數據位與I異或之后就會取反，而沒有發生錯誤的數據位與O異或之后保持原值，這樣就實現了對數據進行檢錯和糾錯的功能。
[0017]本發明電路可以對數據進行檢錯和糾正，通過在原始數據中插入4個數據位，并將原始數據中的信息存入到這4個數據位中，這樣原始數據就擴展成了 14位，一旦數據發生變化，就可以通過新增的4個數據位來判斷發生出錯數據的位置，并將其恢復至初始數據。
[0018]在位寬為10的原始數據的基礎上(D1_D2_D3_D4_D5_D6_D7_D8_D9_D10)，新增4個數據位(H1_H2_H3_H4)，用其存儲原始數據中的信息，并將這14位數據重新排序一一新增的4位分別位于第1、2、4、8位，而10位原始數據依次排序(H1_H2_D1_H3_D2_D3_D4_H4_D5_D6_D7_D8_D9_D10) ?新增的第I位數據(Hl)存儲的是原始數據第1、2、4、5、7、9位的異或(DrD2~D4~D5~D7~D9);新增的第2位數據(H2)存儲的是原始數據第1、3、4、6、7、10位的異或(DrD3~D4~D6~D7~D10);新增的第3位數據(H3)存儲的是原始數據第2、3、4、8、9、10位的異或(D2~D3~D4~D8~D9~D10);新增的第4位數據(H4)存儲的是原始數據第5、6、7、8、9、10 位的異或(D5~D6~D7~D8~D9~D10)。
[0019]當這個位寬為14的數據傳輸時，由于通道噪聲的影響，致使數據中的某一位可能發生變化(變成 hl_h2_dl_h3_d2_d3_d4_h4_d5_d6_d7_d8_d9_dl0)，這時可以對現在的數據做4次異或處理，第一次處理為現在數據的第1，3，5，7，9，11，13位的異或(Cl =hrdrd2~d4~d5~d7~d9);第二次處理為現在數據的第2，3，6，7，10，11，14位的異或(C2 =h2~drd3~d4~d6~d7~dl0);第三次處理為現在數據的第4，5，6，7，12，13，14位的異或(C3 =h3~d2~d3~d4~d8~d9~dl0);第四次處理為現在數據的第8，9，10，11，12，13，14位的異或(C4=h4~d5~d6~d7~d8~d9~dl0)。此時可以通過判斷由C4、C3、C2和Cl組成的4位二進制數的大小(C4_C3_C2_C1)來確定原始數據是否發生錯誤以及發生錯誤的數據位一當其大小為O時，表示原始數據沒有發生錯誤；當其大小非零時，它的值指示發生錯誤的數據位，比如大小為6(C4_C3_C2_C1 = 0110)，則表示現在數據的第6位d3(也就是原始數據的第3位，D3)發生錯誤，大小為8(C4_C3_C2_C1 = 1000),則表示第8位數據h4 (H4)發生錯誤，但是原始的10位數據并沒有發生錯誤。
[0020]當檢測到原始數據發生錯誤時，可以設置另一個位寬為10的數據，將發生錯誤的數據位設置為1，其余數據位設置為0，比如現在數據的第6位出錯(即原始數據第3位)，可以設置該10位數據為00_1000_0000，再將其與現在數據中的10位有效數據位(dl_d2_d3_d4_d5_d6_d7_d8_d9_dl0)進行異或處理。就可以得到原始數據，即對錯誤糾錯成功。
[0021]盡管上面結合附圖對本發明進行了描述，但是本發明并不局限于上述的【具體實施方式】，上述的【具體實施方式】僅僅是示意性的，而不是限制性的，本領域的普通技術人員在本發明的啟示下，在不脫離本發明宗旨的情況下，還可以做出很多變形，這些均屬于本發明的保護之內。
【主權項】
1.一種對位寬為10的數據進行檢錯和糾錯的電路，其特征在于: 包括編碼電路和糾錯電路； 所述編碼電路包括4個六位輸入的異或門，用來實現對原始10位數據的編碼，產生4個數據編碼位； 所述糾錯電路包括4個七位輸入的異或門、10個四位輸入的與門和10個兩位輸入的異或門； 所述4個七位輸入的異或門用來實現對發生錯誤的數據位進行檢錯，從而確定原始數據是否發生錯誤，以及發生錯誤的數據位的位置； 所述10個四位輸入的與門用來產生位寬為10的數據，將發生錯誤的數據位置1，沒有發生錯誤的數據位置O; 所述10個兩位輸入的異或門用來將上述10個四位輸入的與門產生的10位數據和現在已經發生錯誤的數據中的10位進行異或，使發生錯誤的數據位與I異或之后取反，沒有發生錯誤的數據位與O異或之后保持原值。
【專利摘要】本發明公開了一種對位寬為10的數據進行檢錯和糾錯的電路，包括4個六位輸入的異或門用來實現對原始10位數據的編碼及產生4個數據編碼位；4個七位輸入的異或門用來實現對發生錯誤的數據位進行檢錯，從而確定原始數據是否發生錯誤，以及發生錯誤的數據位的位置；10個四位輸入的與門用來產生位寬為10的數據；10個兩位輸入的異或門將發生錯誤的數據位置1，沒有發生錯誤的數據位置0；10個兩位輸入的異或門用來將上述10個四位輸入的與門產生的10位數據和現在已經發生錯誤的數據中的10位進行異或，使發生錯誤的數據位與1異或之后取反，沒有發生錯誤的數據位與0異或之后保持原值。該電路原理簡單，結構精簡，具備檢錯和糾錯功能，有著極大的優勢。
【IPC分類】H04L1/00
【公開號】CN104917592
【申請號】CN201510320976
【發明人】曹春
【申請人】天津大學
【公開日】2015年9月16日
【申請日】2015年6月11日