帶有sof、eof和egt的整幀數據解調方法及電路的制作方法
【技術領域】
[0001]本發明涉及一種帶有S0F、E0F和EGT的整幀數據解調方法。本發明還涉及一種帶有SOF、EOF和EGT的整幀數據解調電路。其中，SOF、EOF和EGT是IS0/IEC14443typeB協議(以下簡稱“協議”)規定的同步信息，分別表示幀同步頭、幀額外保護時間和幀尾。詳細內容可參閱IS0/IEC14443-1，2，3中的定義。
【背景技術】
[0002]隨著物聯網技術的發展，越來越多的行業將電子標簽RFID (射頻識別)附著在物品上形成識別系統，而讀卡機芯片也逐漸在物聯網的整個系統體系中發揮著關鍵作用。而支持近場識別的IS0/IEC14443協議規定的typeB (類型B)類通信協議的卡片因其對負載調制深度的可調性及軟件抗沖突流程等特點不斷增多，非接讀卡機芯片對typeB類兩相相位編碼解調時除了要對每個位周期固定副載波個數的數據期進行解調，也要對協議的同步信息SOF、EOF、EGT等進行正確的解析。
【發明內容】
[0003]本發明要解決的技術問題是提供一種帶有SOF、EOF和EGT的整幀數據解調方法，既能降低誤碼率，又能為后續模塊對幀結構的判斷提供準確和完整的副載波解調信號；為此，本發明還要提供一種帶有SOF、EOF和EGT的整幀數據解調電路。
[0004]為解決上述技術問題，本發明的帶有S0F、E0F和EGT的整幀數據解調方法，是對符合IS0/IEC14443typeB協議規定的波特率為106k或212k的BPSK副載波進行整幀數據解調；針對106k波特率或212k波特率BPSK (二相相移鍵控)副載波特點，在數據期間用開窗法解調數據，得到數據期翻轉結果信號(脈沖信號)；在SOF，EOF, EGT期間，根據位周期檢測得到S0F、E0F和EGT翻轉點檢測結果信號(脈沖信號)并對其進行延遲，使其與所述數據期翻轉結果信號匹配，完成整幀數據的解調。
[0005]所述帶有SOF、EOF和EGT的整幀數據解調電路，是對符合IS0/IEC14443typeB協議規定的波特率為106k或212k的BPSK副載波進行整幀數據解調；包括:
[0006]一基準ETU(基本時間單位，I個etu為9.472 μ s)計數器，根據標準位周期進行計數，產生數據翻轉時機信號，和檢測SOF、EOF、EGT翻轉點的檢測啟動信號；用于對SOF、EOF和EGT期間的判斷，以及控制對所述檢測啟動信號的延遲；
[0007]一翻轉時機延遲陣列電路，根據當前通信的波特率106k或212k，設定對檢測S0F、EOF和EGT翻轉點的所述檢測啟動信號進行4拍或者8拍寄存；產生Ibit (比特)S0F、E0F和EGT使能信號；
[0008]一翻轉結果延遲陣列電路，根據當前通信的波特率106k或212k，設定對輸入的SOF、EOF和EGT翻轉點檢測結果信號進行4拍或者8拍寄存；產生SOF、EOF和EGT翻轉點脈沖信號；
[0009]一數據解調產生模塊，根據Ibit S0F、E0F和EGT使能信號，和數據翻轉時機信號，以及SOF、EOF和EGT翻轉點脈沖信號和數據期翻轉結果信號，判決是SOF、EOF和EGT翻轉，還是數據翻轉，最終給出Ibit BPSK副載波解調數據，即輸出整幀解調數據。
[0010]本發明的方法和電路，在實現開窗法的固定第8個BPSK副載波根據相關結果確定翻轉點的情況下，將S0F、EGT和EOF期間的不固定BPSK副載波翻轉的情況統一在一起完成整幀數據的解調。這樣既保留了數據期間選擇第8個BPSK副載波是否翻轉的策略，降低了誤碼率，同時又把S0F、EGT和EOF通過延遲陣列統一到整幀數據中，為后續模塊對幀結構的判斷提供準確和完整的BPSK副載波解調信號。
【附圖說明】
[0011]下面結合附圖與【具體實施方式】對本發明作進一步詳細的說明:
[0012]圖1是帶有SOF、EOF和EGT的整幀數據解調電路原理框圖；
[0013]圖2是圖1中翻轉時機延遲陣列電路原理圖；
[0014]圖3是圖1中數據解調產生模塊原理圖；
[0015]圖4是106k波特率時數據期相關解調波形圖；
[0016]圖5是106k波特率時SOF期相關解調波形圖。
【具體實施方式】
[0017]所述帶有SOF、EOF和EGT的整幀數據解調方法，是對符合IS0/IEC14443typeB協議規定的波特率為106k或212k的BPSK副載波進行整幀數據解調，其基本構思是，在數據期保持開窗法數字相關解調，而在SOF、EOF和EGT期間根據給出的翻轉點，用延遲陣列將SOF、EOF和EGT期間的翻轉信息與數據開窗法解調的翻轉信息匹配在一起，完成整幀數據的解調。所述開窗法，即根據一個位周期的固定副載波的個數，選擇某個或者幾個副載波進行相關計算。所述數字相關解調，即根據與基準副載波的相似度來判決是正向的基準副載波，還是反向的基準副載波。所述基準副載波，即副載波邊界選定后以邊界為計數零點產生一個理想的847k副載波參考信號。
[0018]結合圖1所示，所述帶有SOF、EOF和EGT的整幀數據解調電路，是對符合ISO/IEC14443typeB協議規定的波特率為106k或212k的BPSK副載波進行整幀數據解調；包括:
[0019]一基準ETU計數器，根據標準位周期進行計數，用于產生數據相關窗口(即圖1中數據相關計算邏輯電路)所需的數據翻轉時機信號，和用于SOF、EOF和EGT翻轉點檢測邏輯電路檢測S0F、E0F、EGT翻轉點的檢測啟動信號。所述數據翻轉時機信號同時作為“數據期使能信號”。
[0020]一翻轉時機延遲陣列電路，根據當前通信的波特率106k或212k，設定對檢測S0F、EOF和EGT翻轉點的所述檢測啟動信號進行4拍或者8拍寄存；產生Ibit SOF、EOF和EGT
使能信號。
[0021]一翻轉結果延遲陣列電路，根據當前通信的波特率106k或212k，設定對所述S0F、EOF和EGT翻轉點檢測邏輯電路輸出的S0F、E0F和EGT翻轉點檢測結果信號進行4拍或者8拍寄存；產生S0F、E0F和EGT翻轉點脈沖信號(即圖1中的翻轉信號)。
[0022]延遲陣列電路的作用是用以匹配因數據期間開窗法解調導致的數據解調的8個或者4個基準副載波的解調延遲。
[0023]一數據解調產生模塊，根據Ibit S0F、E0F和EGT使能信號，和數據期使能信號，以及S0F、E0F和EGT翻轉點脈沖信號和所述數據相關計算邏輯電路產生的數據期間的數據相關結果信號(即數據期翻轉結果信號)，判決是SOF、EOF和EGT翻轉，還是數據翻轉，最終給出Ibit BPSK副載波解調數據，即輸出整幀解調數據。
[0024]所述基準ETU計數器，是檢測基準副載波的個數。根據計數值和ISO/IEC14443typeB協議的幀結構特點，產生檢測SOF、EOF、EGT翻轉點的檢測啟動信號和數據翻轉時機信號。
[0025]結合圖2所示，所述翻轉時機延遲陣列電路由8個D觸發器DCFl?DCF8和8個選擇器muxl?mux8,以及一輸出選擇器mux9組成。
[0026]每個D觸發器和一個選擇器構成一位寄存器，8個D觸發器DCFl?DCF8和8個選擇器muxl?mux8共組成8位移位寄存器。
[0027]第一 D觸發器DCFl的輸入端D端與第一選擇器muxl的輸出端相連接，第一選擇器muxl的一輸入端輸入所述檢測啟動信號，另一輸入端與第一 D觸發器DCFl的輸出端Q端相連接。
[0028]第二 D觸發器DCFl的輸入端D端與第二選擇器mux2的輸出端相連接，第二選擇器mux2的一輸入端與第一 D觸發器DCFl的輸出端Q端相連接,另一輸入端與第二 D觸發器DCF2的輸出端Q端相連接。
[0029]第三D觸發器DCFl的輸入端D端與第三選擇器mux3的輸出端相連接，第三選擇器mux3的一輸入端與第二 D觸發器DCF2的輸出端Q端相連接,另一輸入端與第三D觸發器DCF3的輸出端Q端相連接。
[0030]第四D觸發器DCFl的輸入端D端與第四選擇器muX4的輸出端相連接，第四選擇器mux4的一輸入端與第三D觸發器DCF3的輸出端Q端相連接，另一輸入端與第四D觸發器DCF4的輸出端Q端相連接。
[0031]第五D觸發器DCF5的輸入端D端與第五選擇器muX5的輸出端相連接，第五選擇器mux5的一輸入端與第四D觸發器DCF4的輸出端Q端相連接,另一輸入端與第五D觸發器DCF5的輸出端Q端相連接。
[0032]第六D觸發器DCF6的輸入端D端與第六選擇器muX6的輸出端相連接，第六選擇器mux6的一輸入端與第五D觸發器DCF5的輸出端Q端相連接,另一輸入端與第六D觸發器DCF6的輸出端Q端相連接。
[0033]第七D觸發器DCF7的輸入端D端與第七選擇器mux7的輸出端相連接，第七選擇器mux7的一輸入端與第六D觸發器DCF6的輸出端Q端相連接,另一輸入端與第七D觸發器DCF7的輸出端Q端相連接。
[0034]第八D觸發器DCF8的輸入端D端與第八選擇器mux8的輸出端相連接，第