專利名稱：異步傳輸模式的多路轉換器的制作方法
隨著現代通信技術內對視頻信息的需求越來越多，例如，視頻信息為可視電話中應用的固定及移動圖象，或在現代個人計算機上描繪的高分辯率圖形等，關于高數據傳輸率(大于100兆比特／秒)的傳輸技術和轉換技術的意義也就顯得越來越大。現知有關高數據傳輸速度的數據傳輸方法為一種異步傳輸模式(ATM)。現在，根據異步傳輸模式的數據傳輸可實現高達622兆比特／秒的可變傳輸比特速率。
現知的轉換設備，也就是基于這種異步傳輸模式的交換設備，一般為模塊構成形式。在此，多個組件-如實現為連接用戶線路的接口或中央控制裝置-通常可插入到所有組件共用的中央插接組件，亦即所謂的“底板”上，并通過該插接組件彼此連接在一起。另外，由此實現的轉換裝置模塊化可以簡化轉換裝置與不同的配置進行匹配，同時還可在維護功能下實現簡化的故障分析。
對此，轉換系統的開關裝置(如耦合網絡)尤其是排列在一個或多個分離的開關元件上，而這種分離開關元件同樣也插在中央插接組件上。
技術說明書“MOS集成電路μPD98410”，NEC公司，1997年，第S12624EJ1V0DS00號文檔(第1版)中曾公布過一種高集成度轉接模塊，該轉接模塊允許通過一種高頻ATM專用總線接口(UTOPIA用于ATM的通用測試和運行PHY接口)來對多個用戶接口進行尋址。
在分離的開關組件上排列這類高集成度轉接模塊時，考慮到結構方面的原因，高集成度轉接模塊用來連接高頻轉接模塊與其它組件-尤其為用戶連接設備-的高頻(脈沖頻率＞50MHz)數據總線-即便在轉換設備較小的情況下-應該具有約30到40CM的長度，從傳輸線的理論上來講，該長度對于所希望的脈沖頻率有些過大。另外，為了保持傳輸線的理論特性，多個組件與高頻數據總線的接觸還必須額外縮小一些總線長度，這就變得很困難了。
本發明的任務在于，提供一種裝置，利用該裝置，在保持高頻數據總線的脈沖頻率的同時，可在高集成度轉接模塊和用戶連接設備之間實現一種較長的傳輸路段。
本任務可根據本發明權利要求1的特征來實現。
本發明的構思在于，把高集成度轉接模塊安放在ATM轉換設備的中央接插組件上，因此以降低導線的長度。
本發明裝置的優點在于利用多路轉換器在高集成度轉接模塊和用戶連接設備之間的中間連接作用，高頻數據總線-用來連接高集成度轉接模塊與多路轉換器-便可以維持一個極小的長度。
此外，由于多路轉換器的中間連接作用，高頻數據總線可同用戶數據總線實現時間去耦作用，所以每條單獨的用戶數據總線都是以較低的脈沖頻率，必要時以用戶連接設備單獨提供脈沖頻率進行運行。另外，在多路轉換器和用戶連接設備之間形成一個純粹的點對點連接，即每一連接線只有兩個接頭。由此實現的傳輸線其特性是比較有利的，它允許用戶數據總線比高頻數據總線具有更大尺度的計量長度。
本發明的優選擴展在從屬權利要求內給出。
將具有第一數據寬-優選地為8比特-的用戶數據總線轉換到具有第二數據寬-優選地為16位-的高頻數據總線，以及進行與其相反的轉換，可以使傳統的8比特寬組件在用戶連接設備中得到應用。
下面依照附圖來詳細闡明本發明的實施例。
附
圖1為一種結構圖，它簡略地畫出了排列于轉換設備基本組件之上的主要功能單元；附圖2簡略地畫出了一種多路轉換器的主功能單元結構圖；附圖3a簡略地畫出了一種多路轉換器接收模塊的主功能單元結構圖；附圖3b簡略地畫出了一種多路轉換器發送模塊的主功能單元結構圖；附圖4為一種結構圖，它簡略地畫出了一種總線專用的發送寄存器和一種多路轉換器專用的發送寄存器；附圖5簡略地畫出了一種總線專用的尋址寄存器結構圖。
附圖1簡略地畫出了排列于ATM轉換設備基本組件之上的主要功能單元。基本組件BBG帶有一個高集成度轉接模塊X15-以下只稱為轉接模塊X15-，該元件分別通過一條存儲數據總線與第一存儲器MEM1和第二存儲器MEM2相連。第一存儲器MEM1用來對ATM信元中存儲的網絡信息進行中間存儲。需要轉換的ATM信元其路由信息以轉換表的形式被存儲在第二存儲器MEM2內。為了與用戶連接設備進行連接(圖上未出示)，轉接模塊X15帶有第一和第二高頻(脈沖頻率50MHz)數據總線DB0，DB1，其寬度為16比特。
基本組件BBG帶有8個用來與用戶連接設備保持接觸的連接插接位SLOTO，…，SLOT7，以及4個排列于轉接模塊X15附近區域的多路轉換器MUX0，…，MUX3。第一和第二多路轉換器MUX0，MUX1經過第一高頻數據總線DB0與轉接模塊X15相連接，而第三和第四多路轉換器MUX2，MUX3經過第二高頻數據總線DB1與轉接模塊X15相連接。通過多路轉換器MOX0，…，MUX3在轉接模塊X15較近區域內的排列，第一和第二高頻數據總線DB0，DB1的長度可以降低到最小值。
為了把用戶連接設備連接到轉接模塊X15上，第一連接插件位SLOT0經過兩條用戶數據總線TB與第一多路轉換器MUX0相連，而第二連接插件位SLOT1經過另外兩條用戶數據總線TB與第一多路轉換器MUX0相連接。利用類似的方法，第三至第八連接插件位SLOT2，…，SLOT7被連接到第二至第四多路轉換器MUX1，…，MUX3上。
附圖2畫出了一種多路轉換器MUX的主功能單元簡圖。多路轉換器MUX帶有一個接收模塊R，數據經過該模塊從用戶連接設備傳輸到轉接模塊X15。此外，多路轉換器MUX還帶有一個發送模塊T，數據經過該模塊從開關X15傳輸到用戶連接設備。
在輸入側，接收模塊R帶有4個總線專用的接收接口RP0，…，RP3，利用這些接收接口，四個連到多路轉換器MUX的用戶總線TB0，…，TB3與各個總線專用接收存儲器FIFO0，…，FIFO3相接。這些接收存儲器接在一種接收多路轉換模塊RMUX上，模塊RMUX把4個輸入的用戶數據總線TB0，…，TB3組合成一個向外發出的高頻數據總線DB，而該數據總線DB經過所謂的‘Utopiaport(幻想輸送口)’UP連接在接收多路轉換器RMUX上。接收仲裁設備RA根據‘Utopiaport’UP傳輸的信息進行控制，使一個輸入總線專用存儲器FIFO0，…，FIFO3在經過接收多路轉換模塊RMUX后接到高頻數據總線DB上，以實現中間存儲ATM信元到轉接模塊X15的傳輸。
發送模塊T在輸入側帶有一個‘Utopiaport’UP，高頻數據總線DB經過它被連接到發送多路轉換模塊TMUX上，該模塊TMUX把輸入的高頻數據總線DB分成四個發出的用戶數據總線TB0，…，TB3。發送多路轉換模塊TMUX在輸出側與四個總線專用發送存儲器FIFO0，…，FIFO3相連，在這些發送存儲器內中間存儲了需要傳輸給用戶設備的ATM信元。四條總線專用發送存儲器FIFO0，…，FIFO3經過四個總線專用發送接口TP0，…，TP3與各用戶數據總線TB0，…，TB3相連。發送仲裁設備TA根據發送模塊T內存儲的信息進行控制，以經過高頻數據總線DB在一個總線專用發送存儲器FIFO0，…，FIFO3內中間存入一個輸入ATM信元。
對于每條用戶數據總線TB0，…，TB3，用戶連接設備與分離的接收接口或發送接口(RP0，…，RP3；TP0，…，TP3)都會形成一個連接，因此，在用戶連接設備與各接收接口或發送接口(RP0，…，RP3；TP0，…，TP3)之間將產生一個確定的點對點連接。由此，可實現有利的傳輸線特性，它允許用戶數據總線(TB0，…，TB3)比高頻數據總線DB具有更大規模的計量長度。
在更詳細研究其它附圖之前，為了更好地了解它們，需要簡短說明一下ATM通信的主要結構。在以異步傳輸模式(ATM)而著稱的傳輸方法中，采用長度固定的數據包，亦即所謂的單元來進行數據傳輸。ATM信元由一個5字節長的信元標題，即所謂的“指針”和一個48字節長的有用數據段，即所謂的“有效負載”組成，信元標題內含有同ATM信元的傳輸相關的轉換數據。
附圖3a簡略地畫出了多路轉換器MUX其接收模塊R的主要功能單元。總線專用的接收存儲器FIFO0，…，FIFO3分別由n個(例如n=80)存儲單元MEM1，…，MEMn組成。存儲單元MEM1，…，MEMn分別具有64字節的存儲容量，所以每個存儲單元MEM1，…，MEMn可存儲53個字節ATM信元。每個存儲單元MEM1，…，MEMn均被分為兩個并列的32字節子存儲器TSP1，TSP2，其中，經用戶數據總線TB0，…，TB3輸入的ATM信元其存儲是逐字節交替執行的，這樣，輸入的ATM信元其第一個字節1被中間存儲在第一子存儲器TSP1內，第二個字節2被中間存儲在第二子存儲器TSP2內，第三個字節3則跟隨在第一個節字后被中間存儲在第一子存儲器TSP1內，并以此類推。
在接收接口RP0，…，RP3中，根據ATM信元其信元標題內所存儲的信息來檢驗實際接收的字節是否為一個定義信元開始的SOC字節(Start of Cell，信元開始)。如果實際接收的字節不是SOC節字，則一按照上述方式-在前面的字節后將其寫入實際應填充的存儲單元MEM1，…，MEMn之中。如果實際接收的字節是SOC字節，則選擇一個新存儲單元MEM1，…，MEMn，并把實際接收的字節存儲在該新存儲單元中。在此，ATM信元是以各用戶連接設備預定的脈沖速率TB_CLOCK而被寫入到總線專用接收存儲器FIFO0，…，FIFO3之內的。
如果轉接模塊X15對存儲單元MEM1，…MEMn內中間存儲的ATM信元提出請求，則該單元以一種轉接模塊X15預定的脈沖速率DB_CLOCK從存儲單元MEM1，…，MEMn中讀出，并經過接收多路轉換模塊RMUX和‘Utopiaport(幻想輸送口)’UP輸出到高頻數據總線DB上。
附圖3b簡略地畫出了多路轉換器MUX其發送模塊T的主要功能單元。總線專用發送存儲器FIFO0，…，FIFO3分別由m個(例如m=16)存儲單元MEM1，…，MEMm組成。正如總線專用接收存儲器FIFO1，…，FIFO3的存儲單元MEM1，…，MEMn一樣，總線專用發送存儲器FIFO1，…，FIFO3也具有64字節的存儲容量，所以每個存儲單元MEM1，…，MEMm可存儲53個字節ATM信元。每個存儲單元MEM1，…MEMm均被分成兩個并列的32字節子存儲器TSP1，TSP2。
從轉接模塊X15出發，經過多路轉換器MUX一直到用戶連接設備，需要傳輸的ATM信元經過‘Utopiaport’UP和發送多路轉換模塊TMUX后被中間存儲在為用戶連接設備而分配的存儲單元MEM1，…，MEMm內。根據ATM信元其信元標題內所存儲的信息，‘Utopiaport’UP可以檢驗實際接收的16比特寬數據字是否為一個定義信元開始的SOC數據字(Start of Cell，信元開始)。如果實際接收的數據字不是SOC數據字，則在前面的數據之后將其寫入實際應充填的存儲單元MEM1，…，MEMm內。如果實際的數據字是SOC數據字，則選擇新的存儲單元MEM1，…，MEMm，并把實際接收的數據字存儲在該新存儲單元之中。在此，ATM信元是以轉接模塊X15預定的脈沖速率DB_CLOCK而被寫入到總線專用發送存儲器FIFO0，…，FIFO3之內的。
如果將中間存儲的ATM信元發送到用戶連接設備，則讀出中間存儲ATM信元時是按如下方式逐字節地交替進行的，即第一子存儲器TSP1的第一個位置處的中間存儲字節1作為第一個字節，第二子存儲器TSP2的第一個位置處的中間存儲字節2作為第二個字節，在第一子存儲器TSP1內，緊跟第一個字節后被中間存儲的字節3作為第三個字節，并以此類推。它們經過相關的發送接口TP0，…，TP3被輸出到各用戶數據總線TB0，…，TB3上。ATM信元以各用戶連接設備預定的脈沖速率TB_CLOCK而被輸出到用戶數據總線TB0，…，TB3上。利用總線專用接收或發送存儲器FIFO0，…，FIFO3，用戶數據總線TB0，…，TB3可實現對高頻數據總線DB進行時間去耦作用，為此，每個用戶數據總線TB0，…，TB3均可以以分離的、由各用戶連接設備預定的較低脈沖速率進行工作。由此實現的有利傳輸線特性又可使得用戶數據總線TB0，…，TB3比高頻數據總線DB具有更大規模的計量長度。
附圖4簡略地畫出了發送模塊T的總線專用發送寄存器Tx_CLAV0，…，Tx_CLAV3及其多路轉換器專用發送寄存器Tx_CLAV_STATUS。用戶設備是通過用戶連接設備進行連接的，為了對用戶設備進行尋址，轉接模塊X15帶有5比特長的尋址信息TxADDR<0…4>，因此，用戶設備可實現32-相當于25-個尋址，所以多路轉換器MUX內的寄存器有32個存儲單元用于存儲用戶設備專用的狀態信息。
總線專用的發送寄存器Tx_CLAV0，…，Tx_CLAV3位于各個發送接口TP0，…，TP3內，這些寄存器內存有接收機狀態信息，該狀態信息標明了那些能夠從轉接模塊X15接收數據的、通過相關用戶數據總線TB0，…，TB3可尋址的用戶設備。在本實施范例中，由地址1與26定址的用戶設備通過第一個用戶數據總線TB0從轉接模塊X15中接收數據。
多路轉換器專用的發送寄存器Tx_CLAV_STATUS位于發送模塊‘Utopiaport’UP內，該寄存器內存有總接收機狀態信息，而該狀態信息標明了那些能從轉接模塊X15接收數據的、通過所有連在多路轉換器MUX上的用戶數據總線TB0，…，TB3可尋址的用戶設備。對于用戶數據總線TB0，…，TB3的總線專用發送寄存器Tx_CLAV0，…，Tx_CLAV3內所存儲的接收機狀態信息，它們經過ODER邏輯電路后被送到多路轉換器專用的發送寄存器Tx_CLAV_STATUS中，并存儲在那里。在本實施范例中，由地址1，2，14，26及31尋址的用戶設備可通過用戶數據總線TB0，…，TB3從轉接模塊X15中接收數據。
如果需要傳輸的數據中間存儲在轉接模塊X15內，則由轉接模塊X15依次搜索多路轉換器其專用發送寄存器Tx_CLAV_STATUS內的存儲單元，以找到一個正的總接收機狀態信息，也即檢測哪些用戶設備可以接收數據。若轉接模塊X15找到了正的總接收機狀態信息，并且該用戶設備的轉接模塊X15內中間存儲有指定的數據，則轉接模塊X15把這些數據輸出到高頻數據總線DB上，并同時清除掉從多路轉換器專用發送寄存器Tx_CLAV_STATUS和相應總線專用發送寄存器Tx_CLAV0，…，Tx_CLAV3發來的正的總接收機狀態信息。轉接模塊X15從多路轉換器專用發送寄存器Tx_CLAV_STATUS的下一個存儲單元開始繼續進行搜索。
與發送模塊T的總線專用發送寄存器Tx_CLAV0，…，Tx_CLAV3相類似，接收模塊R帶有總線專用的接收寄存器Rx_CLAV0，…，Rx_CLAV3。總線專用接收寄存器Rx_CLAV0，…，Rx_CLAV3位于各個接收機接口RP0，…，RP3內，該總線專用接收寄存器內存有發送狀態信息，而該發送狀態信息標明了那些需要轉接模塊X15進行數據轉換的、通過指定的用戶數據總線TB0，…，TB3可尋址的用戶設備。如果數據可以中間存儲在總線專用接收存儲器FIFO0，…，FIFO3內，也就是說，總線專用接收存儲器FIFO0，…，FIFO3有空置的存儲容量，那么，依次搜索總線專用接收寄存器Rx_CLAV0，…，Rx_CLAV3的存儲單元，以找到一個正的發送狀態信息，也即檢測哪些用戶設備帶有需要傳輸的數據。若多路轉換器MUX找到了一個正的發送狀態信息，則相關的數據經過總線專用接收機接口RP0，…，RP3被傳輸到總線專用接收存儲器FIFO0，…，FIFO3上，并與一個能識別發送用戶設備的發送信息一起被中間存儲。該正的發送狀態信息從相應的總線專用接收寄存器Rx_CLAV0，…，Rx_CLAV3中清除掉。多路轉換器MUX從總線專用接收寄存器的下一個存儲單元Rx_CLAV0，…，Rx_CLAV3開始繼續進行搜索。
如果轉接模塊X15可以從用戶設備接收數據，它便對總線專用的接收存儲器FIFO0，…，FIFO3進行搜索，以找到該用戶設備的發送信息所指定的數據。如果轉接模塊X15找到了指定給用戶設備的數據，則這些數據經過接收多路轉換器模塊RMUX和‘Utopiaport’而被輸出到高頻數據總線DB上。
附圖5簡略地畫出了發送模塊T的總線專用地址寄存器。總線專用的LRU地址寄存器Tx_LRU0，…，Tx_LRU3(Last Recently Used，上次最近使用的)位于各個發送接口TP0，…，TP3內，其中存儲有LRU地址狀態信息，該地址狀態信息標明了那些在預定時間間隔內向轉接模塊X15請求數據的、通過指定用戶數據總線TB0，…，TB3可尋址的用戶設備。經過預定的時間間隔，如1秒之后，存儲在總線專用LRU地址寄存器Tx_LRU0，…，Tx_LRU3內的LRU地址狀態信息被送到發送仲裁設備TA內的總線專用地址寄存器Tx_MATCH0，…，Tx_MATCH之中。在本實施范例中，例如，由地址1和2定址的用戶設備經過用戶數據總線TB0連接到多路轉換器MUX上。通過LRU地址狀態信息傳輸到總線專用的地址寄存器Tx_MTCH0，…，Tx_MATCH，即便在多路轉換器MUX的用戶連接設備改變配置的情況下，也可以保證用戶設備進行正確的尋址。
如果轉接模塊X15把數據傳輸到用戶設備，那么，共同傳輸的用戶設備其地址信息Tx_ADDR<0…4>將借助總線專用地址多路轉換器ADDR_MUX0，…，ADDR_MUX3與存儲于總線專用地址寄存器Tx_MATCH0，…，Tx_MATCH3內的地址信息進行比較。數據被中間存儲在那些總線專用發送存儲器FIFO0…，FIFO3內，其分配的總線專用地址寄存器TX_MATCH0，…，Tx_MATCH3帶有一個用于共同傳輸地址信息Tx_ADDR<0…4>的入口。在本實施范例中，例如，需要傳輸給地址為1或2的用戶設備的數據，它們被中間存儲在第一個用戶數據總線TB0所分配的總線專用發送存儲器FIFO0內。
權利要求
1．ATM多路轉換器，它的一側經高頻數據總線(DB)與轉接模塊(X15)相接，而另一側均經過至少一個用戶數據總線(TB)與至少一個用戶連接設備相接，其中，多路轉換器(MUX)帶有一個接收模塊(R)與一個發送模塊(T)，接收模塊(R)用來將數據從用戶連接設備傳輸到轉接模塊(X15)，發送模塊(T)則用于將數據從轉接模塊(X15)傳輸到用戶連接設備，其中，用于每條用戶數據總線的接收模塊(R)和發送模塊(T)都帶有總線專用存儲器(FIFO0，…，FIFO3)，其中，在接收模塊(R)內，數據以一種各用戶連接設備單獨預定的脈沖速率(TB_CLOCK)而被存儲在總線專用存儲器(FIFO0，…，FIFO3)內，并以一種轉接模塊(X15)預定的脈沖速率(DB_CLOCK)讀出，以及其中，在發送模塊(T)內，數據以一種轉接模塊(X15)預定的脈沖速率(DB_CLOCK)而被存儲在總線專用存儲器(FIFO0，…，FIFO3)內，并以對總線專用存儲器(FIFO0，…，FIFO3)可單獨通過各用戶連接設備預定的脈沖速率(TD_CLOCK)讀出。
2．根據權利要求1的裝置，其特征在于，一條16比特寬的數據總線被用作高頻數據總線(DB)，和一條8比特寬的數據總線被用作用戶數據總線(TB)。
3．根據上述權利要求之一的裝置，其特征在于，總線專用存儲器(FIFO)為一種FIFO存儲器(First In First Out，首進首出)。
4．根據上述的權利要求之一的裝置，其特征在于，在構造接收模塊(R)的總線專用存儲器(FIFO0，…，FIFO3)時，它們能使具有第一種數據寬的用戶數據總線(TB0，…，TB3)轉換為具有第二種數據寬的高頻數據總線(DB)，以及在構造發送模塊(T)的總線專用存儲器(FIFO0，…，FIFO3)時，它們能使具有第二種數據寬的高頻數據總線(DB)轉換為具有第一種數據寬的用戶數據總線(TB0，…，TB3)。
5．根據上述的權利要求之一的裝置，其特征在于，接收模塊(R)的總線專用存儲器(FIFO0，…，FIFO3)均具有第一種數目n個存儲單元(MEM1，…，MEMn)，并且發送模塊(T)的總線專用存儲器(FIFO0，…，FIFO3)均具有比第一種數目n小或相等的第二種數目m個存儲單元(MEM1，…，MEMm)。
6．根據權利要求5的裝置，其特征在于，在構造總線專用存儲器(FIFO0，…，FIFO3)的存儲單元(MEM1，…，MEMn；MEM1，…，MEMm)時，它們能使各ATM信元存儲在存儲單元(MEM1，…，MEMn；MEM1，…，MEMm)內。
7．根據權利要求5或6的裝置，其特征在于，總線專用存儲器(FIFO0，…，FIFO3)的存儲單元(MEM1，…，MEMn；MEM1，…，MEMm)均被分為兩個大小相等的用戶存儲器(TSP1，TSP2)，以存儲q比特寬的數據序列。
8．根據權利要求7的裝置，其特征在于，為了存儲用戶數據總線(TB0，…，TB3)接收到的ATM信元，接收模塊(R)的總線專用存儲器(FIFO0，…，FIFO3)其存儲單元(MEM1，…，MEMn)作如下設計，即讓存儲交替地進行，這樣，一個ATM信元其彼此相繼的q比特寬數據序列就可以存儲在同一存儲單元(MEM1，…，MEMm)的不同子存儲器(TSP1，TSP2)內。
9．根據權利要求7的裝置，其特征在于，為了讀出存儲的ATM信元，發送模塊(T)的總線專用存儲器(FIFO0，…，FIFO3)其存儲單元(MEM1，…，MEMm)作如下設計，即讓讀出交替地進行，這樣，存儲在兩種子存儲器(TSP1，TSP2)內的q比特寬數據序列就可以交替地從第一和第二種子存儲器(TSP1，TSP2)輸出到用戶數據總線(TB0，…，TB3)上。
10．根據權利要求5或6的裝置，其特征在于，為了接收ATM信元，至少有一個接口裝置(RP0，…，RP3；UP)用來檢測接收數據序列其SOC信息(Start of Cell，信元開始)的出現情況，該SOC信息表征了一個信元的開始，并存儲在ATM信元內，對此，若實際接收的數據序列沒有表征信元開始的信息，則數據序列是可存入應充填的存儲單元(MEM1，…，MEMn；MEM1，…，MEMm)內的，以及若實際接收的數據序列有表征信元開始的信息，則選擇一個新的存儲單元(MEM1，…，MEMn；MEM1，…，MEMm)，并將實際接收的數據序列存儲在該存儲器中。
11．根據上述權利要求之一的裝置，其特征在于，利用各條用戶數據總線(TB0，…，TB3)，對于同該用戶數據總線(TB0，…，TB3)相連的用戶連接設備，其所連接的多個用戶設備都是可尋址的。
12．根據權利要求11的裝置，其特征在于，用于各用戶數據總線(TB0，…，TB3)的第一子模塊(R)帶有一種總線專用接收寄存器(Rx_CLAV0，…，Rx_CLAV3)，該寄存器內存有一個發送狀態信息，該發送狀態信息標明了那些具有需要傳輸給轉接模塊(X15)數據的、通過這個用戶數據總線(TB0，…，TB3)可尋址的用戶設備。
13．根據權利要求11或12的裝置，其特征在于，用于各用戶數據總線(TB0，…，TB3)的第二子模塊(T)帶有一種總線專用發送寄存器(Tx_CLAV，…，Tx_CLAV3)，該寄存器內存有一個接收狀態信息，該接收狀態信息標明了那些可從轉接模塊(X15)接收數據的、通過這個用戶數據總線(TB0，…，TB3)可尋址的用戶設備。
14．數據權利要求11至13的裝置，其特征在于，第二子模塊(T)帶有一種多路轉換器專用發送寄存器(Tx_CLAV_STATUS)，該寄存器內存有一個總接收機狀態信息，而該總接收機狀態信息標明了那些可從轉接模塊(X15)接收數據的、通過用戶數據總線(TB0，…，TB3)可尋址的用戶設備。
15．根據權利要求11至14的裝置，其特征在于，用于每條用戶數據總線(TB0，…，TB3)的第二子模塊(T)帶有一種總線專用地址寄存器(Tx_MATCH0，…，Tx_MATCH3)，該寄存器內存有一個地址狀態信息，該地址狀態信息識別那些通過該用戶數據總線(TB0，…，TB3)可尋址的用戶設備。
16．根據權利要求11至15的裝置，其特征在于，用于各用戶數據總線(TB0，…，TB3)的第二子模塊(T)帶有一種總線專用LRU地址寄存器(Tx_LRU0，…，Tx_LRU3)，該寄存器內存有一個LRU地址狀態信息，而該LRU地址狀態信息標明了那些在預定持續時間內將數據接收準備信號發到高集成度轉接模塊X15的、通過用戶數據總線(TB0，…，TB3)可尋址的用戶設備。
17．根據權利要求15與16的裝置，其特征在于，總線專用LRU地址寄存器(Tx_LRU0，…，Tx_LRU3)和總線專用地址寄存器(Tx_MATCH0，…，Tx_MATCH3)是這樣耦合的，即在經過預定的持續時間后，存儲在總線專用LRU地址寄存器(Tx_LRU0，…，Tx_LRU3)內的LRU地址狀態信息可傳輸到指定的總線專用地址寄存器(Tx_MATCH0，…，Tx_MATCH3)上。
18．根據權利要求15的裝置，其特征在于，用于各用戶數據總線(TB0，…，TB3)的第二子模塊(T)帶有一種總線專用地址多路轉換器(ADDR_MUX0，…，ADDR_MUX3)，該地址多路轉換器是這樣構成的，即ATM信元傳輸的地址信息(Tx_ADDR<0…4>)可以同存儲在總線專用地址寄存器(Tx_MATCH0，…，Tx_MATCH3)內的地址狀態信息進行比較，這樣，ATM信元便可以分配給一個用來指定地址信息(Tx_ADDR<0…4>)的、發送模塊(T)的總線專用存儲器(FIFO0，…，FIFO3)。
全文摘要
ATM多路轉換器(MUX)的一側經高頻數據總線(DB)與轉接模塊(X15)相接,而另一側則經過各至少一條用戶數據總線(TB)與至少一個用戶連接設備相連。該多路轉換器(MUX)給每條用戶數據總線(TB0,…,TB3)裝設了一種總線專用存儲器(FIFIO0,…,FIFO3),該存儲器可以使用戶數據總線(TB)與高頻數據總線(DR)產生時間去耦作用。
文檔編號H04J3/24GK1279852SQ98811410
公開日2001年1月10日 申請日期1998年11月16日 優先權日1997年11月20日
發明者R·德姆, J·瓦勒爾 申請人:西門子公司