專利名稱：數字調制的信號接收機的制作方法
技術領域：
本發明涉及無線接收機，具體講涉及接收數字調制的信號以經過模/數轉換器產生的接收數據的無線接收機。
通常，諸如尋呼機的無線接收機采用間歇接收來省電。另外，還有一種系統，在每個接收期向CPU提供主時鐘脈沖以穩定無線接收特性。例如在未審查的日本專利公開7-99680中，便攜式數據處理裝置帶有I/O槽，這種可使在無線導呼機可拆下地裝在上面。當無線尋呼機接收無線信號時，無線導呼機向數據處理裝置輸出控制信號，從而在接收期間中斷向CPU提供主時鐘信號或切換到低頻的子時鐘信號上，以使主時鐘不致干擾無線接收特性。在接收完后，CPU加主時鐘信號。這樣，CPU開始執行接收數據的數據操作。
近年，隨著發射率的增強，采用了諸如M陣列FSK(頻移鍵控)多電平數字調制技術。特別是在許多無線的應用中采用4陣列FSK調制格式。由于多電平數字調制可使大量的數據發送出去，長度已增加了的消息可在同一時間發到諸如尋呼機的無線選呼接收機上。
但是，在無線選呼接收機中，所接收的數據暫時存在存儲器上，在接收完后，存在存儲器中的存儲數據被主時鐘下的CPU讀出和處理。因此，當收到大量的超出存儲器容量的數據時，CPU在接收操作期間就必須以主時鐘處理所接收的數據。這可能會使主時鐘的諧波反過來影響無線系統的無線靈敏度特性。
本發明的目的在于提供一種接收機和時序控制方法，它可以在處理所接收的數字數據的同時可靠穩定地接收數字調制的信號。
本發明的另一目的在于提供一種無線選呼接收機，它可接收大量的數據而不影響接收特性。
根據本發明，在具有能將多電平檢波信號轉換成數字信號的AD轉換器的接收機中，數字信號的數據處理是在當AD轉換器未進行AD轉換時進行的。由于多電平檢測信號是在當數據處理未進行時經AD轉換器輸入的，因此，可以在不影響接收特性的情況下接收數據。
根據本發明的一個方面，接收機包括用于從數字調制信號中檢測多電平檢測信號的檢波器和用于在多電平檢波信號的基礎上確定的間隔中將多電平檢波信號轉換成數字信號的模/數轉換器。接收機還包括用于控制無線接收機的多個操作的第一控制器，該操作包括數字信號的數據處理；以及用于控制第一控制器的工作時序的第二控制器，這樣，第一控制器在AD轉換器并不執行多電平檢波信號的AD轉換的期間內執行數據處理。
根據本發明的另一方面，無線選呼接收機還包括用于對數字信號解碼以產生接收數據的解碼器；以及用于存儲接收數據的存儲器。時序控制器用于控制AD轉換器的AD轉換時序，這樣，在多電平檢波信號確定的間隔內進行AD轉換。數據處理器用于處理數據以執行無線選呼接收機的多個操作，該操作包括接收數據的數據存儲和數據處理，其中接收數據的數據處理是在AD轉換未進行的期間內進行的。
圖1為根據本發明實施例的無線選呼接收機的方框圖；圖2A為無線通信系統中采用的傳輸信號格式的實例示意圖；圖2B為波形圖，示出無線通信系統的發射機中的兩電平傳輸信號和對應的4電平調制信號；圖3為波形圖，示出根據實施例的無線選呼接收機的操作；圖4為流程圖，示出圖1實施例中的CPU的控制流程；圖5為時序圖，示出實施例中的CPU的數據處理時序。
見圖1，無線系統101經過接收天線從無線通信系統的無線基站(未示出)接收無線信號。無線系統101將所接收的信號放大并輸出到諸如鑒頻器的檢波器102上。檢波器102的檢波后的信號SDEC(四電平信號)輸出到采樣和保持電路103以及波形整形電路109上。
采樣和保持電路103對檢波信號SDEC采樣并根據轉換開始脈沖PST保持那時的信號電壓。電路103的采樣電壓SSH由模/數轉換器(ADC)104轉換成數字信號SD。模/數轉換是由轉換開始脈沖PST啟動的，并按ADC時鐘信號PADC進行轉換。數字信號SD是從采樣電壓SSH中產生，它是4電平模擬信號。因此，4電平-2電平轉換器105將四電平轉換成兩電平以產生兩電平的接收信號SBD，它輸出到解碼器106上。
當接收兩電平接收信號時，解碼器106將其解碼成所接收的數據并將接收信號SBD中的選呼信號與先前存在ID只讀存儲器107中的識別(ID)號比較。無線系統控制器108在解碼器106的控制下執行無線系統101的省電控制。
波形整形電路109通過將檢測的信號SDEC與預定的參考電壓相比較以產波型整形后的檢波信號SDECS而對檢波信號SDEC的波形整形。同步信號發生器110產生與檢波信號SDECS同步的同步時序信號SSYNC。同步時序信號SSYNC輸出到ADC控制器111上，它在解碼器106的控制下產生與同步時序信號SSYNC同步的轉換開始脈沖PST和ADC時鐘信號PADC。如前所述，電路103和ADC104是分別受轉換開始脈沖PST和ADC時鐘信號PADC控制的。
此外，ADC控制器111向微處理器(或CPU)112輸出轉換開始脈沖PST，它具有如前所述根據無線系統101的工作與否進行時鐘切換的能力。CPU 112根據ROM 113中所存儲的程序進行數據處理。解碼器106中可采用ADC控制器111。
當檢波信號SBD中的選呼號與ID一致時，解碼器106向CPU 112輸出包含在接收信號SBD中的接收消息，隨后存儲在RAM 114中。CPU 112控制顯示驅動器115，這樣，可以根據用戶的指令將消息顯示在液晶顯示器116上。在此圖中，通知用戶有來話呼叫的發聲器和用于輸入用戶指令的鍵盤未予示出。
主時鐘信號根據從ADC控制器111中接收的轉換開始脈沖PST而加到CPU 112上。當無線系統101的接收操作未執行時，CPU 112根據主時鐘工作。另一方面，在執行接收操作時，CPU 112根據子時鐘將接收的數據存儲在RAM 114中，也就是說，主時鐘并不加到CPU112上。但是，如前所述，在接收長消息且RAM 114滿時，CPU 112就根據主時鐘進行高速數據處理。根據本發明，CPU 112可執行高速數據處理而不影響接收的數據。下面將對細節加以描述。
見圖2A，無線基站發射具有諸如ERMES(歐洲無線消息系統)信號格式的發射信號。具體講，一個序列包括60分鐘的60個周期，每個周期包括1分鐘的5個子序列。每個子序列包括12秒的16個批，每個批包括一個同步式樣、系統信息、地址段和消息段。
如圖2B所示，兩電平發射數據是按圖2A的信號格式組裝成的，隨后轉變成一個四電平脈沖流，它用作4陣列FSK調制信號以產生4陣列FSK調制的無線信號。這種4陣列FSK調制的無線信號是由圖1的無線選呼接收機所接收的。
見圖3，其中示出省電關閉無線系統101工作時實施例中的信號波形圖。圖3中，由檢波器102如圖3的(a)所示從4陣列FSK調制的無線信號中檢出信號SDEC(四電平模擬信號)。整形電路109將信號SDEC與預定參考電壓VREF比較以如圖3(b)所示產生兩電平波形整形后的信號SDEC。當接收兩電平信號SDEC時，同步信號發生器110如圖的(c)所示產生同步的同步時序信號SSYNC。ADC控制器111產生與同步時序信號SSYNC同步的轉換開始脈沖PST和ADC時鐘信號PADC。轉換開始脈沖PST在同步時序信號SSYNC的后沿開始上升并在預定時間過后下降，這段時間正是如圖的(d)所示ADC 104進行AD轉換所用的時間。因此ADC 104在轉換開始脈沖PST的前沿開始AD轉換并在如圖的(e)所示的脈沖PST的脈寬期間根據ADC時鐘信號PADC進行AD轉換。
按此方式，采樣和保持操作以及AD轉換以圖的(f)的時序進行，從而產生數字信號SD，它的模擬狀態是圖中(g)的形態。數字信號SD由4電平-2電平轉換器105轉換成兩電平信號SBD，如圖中的(h)所示。
另一方面，ADC控制器111輸出轉換開始脈沖PST，由此使CPU112確定圖的(i)所示的主時鐘操作時序。具體講，CPU 112的主時鐘操作是在每個轉換開始脈沖PST的后沿之后開始的，并且在后續轉換開始脈沖PST的前沿之前停止。換言之，按主時鐘進行的高速數據處理是由CPU 112在轉換開始脈沖PST之間的間隔期間執行的。如圖中的(a)所示，由主時鐘的諧波引起的噪聲在主時鐘操作期間出現。由于CPU 112在S/H和AD轉換期間由主時鐘停止高速數據處理，因此對未受主時鐘影響的檢波信號SDEC采樣和轉換，以產生數字信號SD。下面描述數據處理時序控制的細節。
見圖4，當從解碼器106接收解碼的數據時(步驟S1)，CPU 112將所接收的數據臨時存在RAM 114上(步驟S2)，隨后檢查RAM 114中存的數據量是否少于預定值ATH，例如RAM 114的容量(步驟S3)。在所存儲的數據的量少于預定值ATH期間重復步驟S1-S3，直到省電啟動即無線系統101關閉為止。
當存儲的數據量達到或大于預定值ATH時，CPU 112通過檢測每個轉換開始脈沖PST的前沿(步驟S4)確定AD轉換開始時序并啟動定時器去計數。CPU 112檢測定時器是否計到TADC+T1(步驟S5)，其中TADC是ADC 104進行AD轉換所需的時間，即轉換開始脈沖PST的脈寬，T1是在PST后沿與CPU主時鐘操作最開始之間的前空白區(見圖5)。
當定時器計到TADC+T1時(步驟S5為是)，CPU 112根據主時鐘開始高速數據處理，并進一步檢查定時器的計數是否小于TPSH-T2(步驟S6)，其中TPSH為PST的前沿子序列的PST的時間，它是根據調制信號波特率來確定的，T2是CPU主時鐘操作結束與子序列的PST前沿間的后空白(見圖5)。CPU 112繼續進行高速數據處理(步驟S7)直到定時器的計數小于TPSH-T2為止(步驟S6為否)。當定時器的計數超過TPSH-T2時(步驟S6為否)，CPU 112切換成子時鐘(步驟S8)，然后返回步驟S1。
此處，子時鐘的頻率為幾十千Hz到幾百千Hz，而主時鐘的頻率范圍在幾兆Hz。因此，主時鐘的諧波對接收信號的影響大于子時鐘所產生的影響。
見圖5，CPU主時鐘操作是在轉換開始脈沖PST之間的間隔TMAIN內進行的。前空白T1是用來避免CPU主時鐘在AD轉換期間就開始。后空白T2是用來確保在AD轉換之前就完成。
在上面的實施例中，CPU 112根據從ADC控制器111上接收的轉換開始脈沖PST切換到主時鐘操作上。無庸置言，ADC控制器111或解碼器106可以控制CPU 112的主時鐘操作時序。
如上所述，CPU 112甚至在無線接收操作中可由主時鐘進行高速數據處理，除非AD轉換在進行。換言之，CPU 112在由S/H 103和ADC 104進行AD轉換時停止執行高速數據處理。因此，檢波信號SDEC不受主時鐘諧波的影響，從而使解碼信號穩定且可靠。由于在無線接收操作期間可進行高速數據處理，因而可以可靠地接收諸如長消息的大量的數據。
權利要求
1.一種用于接收數字調制信號的無線接收機，包括檢波器，用于從數字調制信號中檢出多電平檢波信號；模/轉換器，用于在多電平檢波信號的基礎上確定的間隔中將多電平檢波信號轉換成數字信號；其特征在于第一控制器，用于控制無線接收機的多個操作，該操作包括數字信號的數據處理，以及；第二控制器，用于控制第一控制器的工作時序，這樣，第一控制器在AD轉換器并不執行多電平檢波信號的AD轉換的期間內執行數據處理。
2.如權利要求1的無線接收機，其特征在于第二控制器包括時序控制發生器，用于產生與多電平檢波信號同步的時序信號；以及時序控制器，用于控制AD轉換器的AD轉換時序與時序信號相同步。
3.如權利要求2的無線接收機，其特征在于時序控制器產生AD轉換開始脈沖，每個脈沖都使AD轉換器開始AD轉換。
4.如權利要求3的無線接收機，其特征在于第一控制器在AD轉換開始脈沖的每個間隔內進行數據處理。
5.如權利要求4的無線接收機，其特征在于時期被設定在AD轉換開始脈沖之間的每個間隔內的預定位置上。
6.一種用于接收數字調制的信號的無線選呼接收機，包括檢波器，用于從數字調制信號中檢出多電平檢波信號；模數轉換器，用于將多電平檢波信號轉換成數字信號；解碼器，用于對數字信號解碼以產生接收數據；以及用于存儲接收數據的存儲器；其特征在于時序控制器，用于控制AD轉換器的AD轉換時序，這樣，在多電平檢波信號確定的間隔內進行AD轉換；以及數據處理器，用于處理數據以執行無線選呼接收機的多個操作，該操作包括接收數據的數據存儲和數據處理，其中接收數據的數據處理是在AD轉換未進行的期間內進行的。
7.如權利要求6的無線選呼接收機，其特征在于數據處理器監視存在存儲器中的接收數據的量，并在當存儲器中存儲的接收數據的量少于預定值時開始接收數據的數據處理。
8.如權利要求6或7的無線選呼接收機，其特征在于數字調制信號為多電平FSK(頻移鍵控)調制信號。
9.如權利要求6或7的無線選呼接收機，其特征在于數據處理器根據時間周期內的高頻時鐘進行接收數據的數據處理。
10.一種在用于接收數字調制信號的無線接收機中的時序控制方法，包括步驟a)從數字調制信號中檢出多電平檢波信號；b)在多電平檢波信號確定的間隔內將多電平檢波信號從模擬信號轉換成數字信號，以產生數字的信號；c)控制無線接收機的多個操作，該操作包括數字信號的數據處理；以及d)控制數據處理的時序，這樣在步驟b)的模/數轉換不進行的期間執行數據處理。
11.一種在用于接收數字調制信號的無線選呼接收機中的時序控制方法，包括步驟a)從數字調制信號中檢出多電平檢波信號；b)將多電平檢波信號從模擬信號轉換成數字信號，以產生數字的信號；c)對數字信號解碼以產生接收數據；d)將接收數據存在存儲器中；e)控制步驟b)的模/數轉換的時序，這樣，在多電平檢波信號的基礎上確定的間隔內進行AD轉換；以及f)處理數據，以執行無線選呼接收機的多個操作，該操作包括接收機數據的數據存儲和數據處理，其中接收數據的數據處理是在AD轉換未進行期間進行的。
12.如權利要求11的時序控制方法，其特征在于步驟f)包括監視存儲在存儲器中的接收數據的量；以及當存儲器中存儲的接收數據的量少于預定值時開始接收數據的數據處理。
13.如權利要求11的時序控制方法，其特征在于步驟e)包括產生與多電平檢波信號同步的時序信號；控制AD轉換的時序與由每個都用來啟動AD轉換的AD轉換開始脈沖產生的時序信號同步。
14.如權利要求13的時序控制方法，其特征在于接收數據的數據處理是在AD轉換開始脈沖間的每個間隔內進行的。
全文摘要
無線接收機通過無線系統接收4FSK信號,且檢波器從4FSK信號中檢出4電平檢波的信號。四電平檢波的信號由AD轉換器轉換成數字形式。數字信號存儲在存儲器中。在四電平檢波信號中所得的間隔中進行AD轉換。當AD轉換未進行時,CPU執行接收的數字數據的數據處理,而當進行AD轉換時CPU則不進行數據處理。
文檔編號H04L27/06GK1179661SQ9711954
公開日1998年4月22日 申請日期1997年9月18日 優先權日1997年9月18日
發明者樋口紀彥 申請人:日本電氣株式會社