高速同步多路轉換裝置的制作方法

專利名稱：高速同步多路轉換裝置的制作方法
技術領域：
本發明涉及一種高速同步多路轉換裝置，尤其涉及一種具有一高速裝置及一低速裝置的同步數字分層裝置SDH(synchronous digitalhierarchy)裝置，更進一步地，涉及一種利用電信號作為高速和低速裝置之間接口的SDH裝置。
根據本發明的裝置可以應用在北美標準SONET(同步光通信網)中，其中，STM(同步傳輸模塊)信號轉換為STS(同步傳輸信號)信號，并且VC(虛擬容器，Virtual Container)信號轉換為VT(虛擬分支(Virtual Fributary)。
SDH裝置以某一高速同步地發送光信號信息幀。要求減小SDH裝置的規模以降低其成本；改善其改能。為達到此目的，需要一種利用電信號作為內部裝置之間接口的裝置。


圖1示出了根據現有技術的一種SDH裝置。該裝置具有一低速裝置200及一高速裝置201并使用光信號做為裝置200和201之間的接口。
接口光信號是按照SDH標準的速率為51.48Mb/s的光STM-0(同步傳輸模塊第一層，對應于北美標準STS-1)信號。“STM”是“synchronous transport module”(同步傳輸模塊)的縮寫。
圖2A與2B示出了圖1的現有技術的低速和高速裝置200和201的例子。
在低速裝置200中，光電轉換器將低速光輸入信號轉換為電信號。STM終止器終止該電信號并從該電信號中分離出一STM幀。指針處理器設置一指針以指示信號中數據位置。時鐘轉換器將附在輸入信號中的時鐘信號轉換為一內部時鐘信號。幀標準器用于校準STM幀。指針插入器用于將指針插入STM幀。STM多路轉換器(multiplexer)用于準備電信號。電光轉換器用于將電子STM信號轉換為光STM信號，該信號被傳送給高速裝置201。從高速裝置201到低速裝置200的光信號按照相反的方向被處理以提供一低速光信號。
在高速裝置201中，光電轉換器將來自于低速裝置200的光STM信號轉換為一電STM信號。STM終止器終止該電STM信號并從中分離出-STM幀。指針處理器設置一指針以指示STM幀中數據位置。時鐘轉換器將附在輸入信號中的時鐘信號轉換為一內部時鐘信號。幀轉換器將STM幀轉換為一內部幀。高速多路轉換器將這些幀多路轉換為一電子STM信號。光電轉換器將電子STM信號轉換為光STM信號，該光STM信號被傳送到其它站。當高速裝置201從其它站接收到光STM信號時，光電轉換器將光信號轉換為電信號，并且高速多路信號分離器(demultiplexer)將電信號分離為STM幀。然后，按照相反的方向執行上述步驟，將光信號傳送給低速裝置200。
這樣，現有技術的每個低速和高速裝置200和201都接收一STM信號，并終止之，重新組合該STM信號將其傳送給相應的裝置。每個裝置的接口可以是如VC32之類的接口。終止一STM信號后，裝置處理一指針以調整信號的相位。裝置根據所接收到的STM信號中的幀模式檢測一個幀。從高速裝置201的高速信號分離器中分離出的每個幀必須轉換成一內部幀，該幀必須被校準，幀中必須設置指針，STM幀必須被相應地重新組合，該STM幀必須被轉換成一光STM信號，然后，該光STM信號必須傳送給低速裝置200。
圖3示出在現有技術的低速裝置200和高速裝置201之間將一時鐘信號轉換為另一時鐘信號。
低速裝置200將一數據幀多路轉換為基于一內部時鐘信號的電信號，將該電信號轉換為一光信號，并且將該光信號傳送給高速裝置201。該高速裝置201將該光信號轉換為一電信號并從中取出發送時鐘信號，高速裝置201根據該發送時鐘信號對包括在電信號中的幀進行同步處理，再將發送時鐘信號轉換為一內部時鐘信號，并將該幀傳送給該高速裝置201的另一部分。
另一方面，該高速裝置201根據該內部時鐘信號將數據幀多路轉換為一電信號，再將該電信號轉換為一光信號，并將該光信號傳送給低速裝置200。低速裝置200將該光信號轉換為一電信號，從中取出發送時鐘信號，根據該發送時鐘信號對包括在電信號中的幀進行同步處理，將發送時鐘信號轉換為內部時鐘信號，并將該幀傳送給該低速裝置200的另一部分。
這樣，現有技術的接收接口使用從一光信號中取出的時鐘信號。
圖4示出現有技術的報警采集和按優先權排序處理。
報警采集器從SDH裝置中的部件(packages)中收集報警。優先權排序(prioritizing)單元211對報警按優先權排序。報警轉換器212將報警轉換為報警輸出。報警接口213相應地為外部報警采集單元提供報警。
現有技術在報警采集器210和報警接口213之間幾乎全靠軟件來執行這些報警處理。
圖5示出根據現有技術的供電技術。
裝置單元220具有電源單元221和222，它們與其所供電的部件相分離。即電源單元221與222是獨立的部件并且被集中地安裝在該裝置單元220中。
如上所述，現有技術的SDH裝置在低速和高速裝置200與201之間使用一光接口。相應地，每個裝置200與201必須具有光電和電光轉換功能，STM終止功能及幀轉換功能。這些功能增加了每個裝置的規模。下面將更詳細地說明使用光接口的現有技術存在的問題。
STM-0信號以51.84Mb/s的速率在低速裝置200和高速裝置201之間傳輸。當串行地處理信號時，每個裝置可能有定時邊界(timingmargin)的缺點。因此，這些裝置必須使用ECL(發射極耦合邏輯)電路，這將增加電源消耗并需占用大量空間。在裝置200和201之間使用光接口使得必須具有將光信號轉換為電信號及將STM幀轉換為內部幀的功能。這些功能用電路來實現，需要占用大量空間。現有技術使用從低速裝置200傳輸到高速裝置201的上行輸入信號(upward inputsignal)的幀周期來進行各種處理。因此，高速裝置20的高速多路轉換器必須吸取幀相位(frame phases)。相應的，高速多路轉換器必須具有大的容量和規模。現有技術終止一外部幀并將該幀轉換為一內部幀。相應的，現有技術必須具有大的幀轉換器。現有技術通過抓取和釋放(scrambling and descrambling)對一STM-0幀進行同步處理。這需要大型電路。現有技術在每個低速裝置200和高速裝置201中還必須有幀轉換功能；幀校準功能，及STM多路轉換功能，從而增加了SDH裝置的規模。由于如圖3所示的那樣低速裝置200和高速裝置201之間的接口是非同步的，故需要裝入(stuffing)和時鐘轉換功能從而增加了電路規模。
現有技術的SDH裝置必須具有一控制器以設置裝置參數。從軟件和硬件角度看，這也增加了SDH裝置的規模。若低速裝置200和高速裝置201是彼此分開，則用不著涉及它們的電路。尚未使用的電路中的報警在維修期間可能會干擾對故障的定位。但是，這些報警不能僅僅被簡單地屏蔽(mask)掉，由于若發生斷路錯誤并且若涉及該斷路的電路轉換報警被屏蔽掉了，則將會由于電路并未轉換而形成斷路。
如圖4所示現有技術使用軟件處理報警和錯誤。高速裝置201管理許多電路，則如果完全由軟件處理報警則不能滿足要求的性能或指定的處理時間。另一方面，有許多解碼報警經常不是通過硬件傳輸，如通過信號線傳輸。若僅通過硬件解碼來對報警進行優先權排序，則每當在對報警進行排序過程中發生變化或出現錯誤時，將引起很多改變。
在維修期間一個報警會頻繁地引起一串報警。在沿時間軸對這些報警按優先權排序時現有技術有時提供一無用的優先權結果或者一復雜的優先權處理，該復雜的處理需要根據從部件中收集報警的定時和順序在一給定周期內對報警進行累加。
如圖5所示，現有技術在SDH裝置的一給定部件中集中供電。這種安排防礙了在SDH裝置中對具有指定的功能的部件進行分層安排。
現有技術在部件之間的電氣接口的連接方面也存在問題。發送部件向由CMOS電路構成的接收部件傳輸信號時，接收部件插入或拆除時電源電壓會瞬時增加。這會導致內部電壓高于接收緩沖器允許的電壓，發生鎖定(Lateh-up)現象，從而損壞緩沖器。現有技術使用25MHz的高速時鐘信號時，線路電容會引起不良影響，即幀脈沖信號的脈沖寬度變寬以至于占用了時鐘信號的兩個脈沖。
本發明的一個目的是提供一種SDH裝置，該種裝置盡可能多的使用公共部件并使用簡單的電氣接口，從而減小裝置的規模和功耗。
本發明的另一目的是提供一種高速同步多路轉換裝置，該高速同步多路轉換裝置具有一錯誤檢測器和一時鐘供給單元以解決現有技術的問題。該高速同步多路轉換裝置不需要單獨的控制器即可控制自己，高速處理報警，避免錯誤操作并使用分離功能(divided function)。
為實現此目的，本發明提供了一種具有第一通信裝置和第二通信裝置的高速同步多路轉換裝置。第一通信裝置與一低速數字電路相連并包括該數字電路。第二通信裝置與一STM電路相連。
該高速同步多路轉換裝置具有一時鐘供給裝置(clock supplier)和一報警處理器。該時鐘供給裝置為第一和第二通信裝置提供參考時鐘信號以確定通信速率。該報警處理器從第一和第二通信裝置中分離錯誤。
第一通信裝置從低速數字電路中接收數據，準備與參考時鐘信號同步的串行數據并為第二通信裝置提供該串行數據和一幀信號。第二通信裝置根據該串行數據準備一高速同步多路轉換信號并將該高速同步多路轉換信號傳送給高速同步多路轉換電路。
第二通信裝置從高速同步多路轉換電路接收一高速同步多路轉換信號，根據該高速同步多路轉換信號準備與參考信號同步的串行數據，并向第一通信裝置傳送該串行數據和一幀信號。第一通信裝置根據該串行數據準備一數據信號并將該數據信號傳送給低速數字電路。
第一通信裝置將發生在第一通信裝置中發生的錯誤向報警處理器傳送。
該第一通信裝置通過電氣接口將來自于低速終止器的數據傳送給第二通信裝置。另外，該第一通信裝置亦可將數據轉換為一虛擬容器VC(或VT)信號并將其傳送給第二通信裝置。另一方面，第二通信裝置通過電氣接口將串行數據傳送給第一通信裝置的低速終止器。第二通信裝置可以將來自于STM電路的STM(或STS)信號傳送給第一通信裝置。另外，該第二通信裝置亦可以將該STM信號轉換為一VC信號并將其傳送給第一通信裝置。該VC信號具有一STM頭信息格式，該格式只使用一指針和一錯誤通告(notification)字節。
本發明還提供一種具有低速裝置和高速裝置的高速同步多路轉換裝置。該低速裝置將并行STM-0(或STS-1)和串行STM-0信號進行相互轉換。高速裝置將串行STM-0信號和高位(high order)STM信號進行相互轉換。該低速和高速裝置通過電氣接口相互聯接。
電氣接口使用通過分離(divide)一STM-0信號而形成的兩個電信號。高速裝置中用于STM-0信號的接口可能是一STM-0接口。
更詳細地，該高速裝置中的STM-0接口將從低速裝置到高速裝置的一上行信號的幀相位轉換為一內部幀相位。該高速裝置僅將基于內部幀相位的STM-0信號多路轉換為一個高位STM信號。該STM-0接口根據幀脈沖信號檢測幀。
高速裝置中的STM-0接口檢測斷路(disconnection)及從高速裝置到低速裝置的下行信號(downward signal)中的錯誤并將下行信號傳送給低速裝置。低速裝置基于高速裝置傳送過來的幀脈沖信號的信號進行同步處理。
高速和低速裝置根據時鐘供給裝置所提供的時鐘信號工作。
高速同步多路轉換裝置中的每個部件都具有一轉換器，以改變內部參數。
在SDH裝置中，一個用于將裝置彼此聯接的連接器提供安裝信息以指示是否安裝接口。該信息用于屏蔽來自相對于別的裝置來講沒有安裝連接器的裝置中的報警。
電路轉換觸發器不在這種屏蔽范圍內。
本發明的高速同步多路轉換裝置以擴展順序(in spreadingorder)采集報警，對其編碼，對一報警碼字符串進行解碼，并檢測具有最高優先權的報警。本發明通過包括解碼器在內的硬件處理實現這些報警處理。
對報警進行的優先權排序的結果作為串行數據通過寄存器傳送給報警處理器。通過使用存貯在ROM中的映射信息執行解碼操作以實現對報警的優先權排序。高速同步多路轉換裝置中從具有低優先權到具有高優先權的各個部件采集報警。
本發明為高速同步多路轉換裝置的每個部件都提供電源。
本發明使用安裝信息以表明高速同步多路轉換裝置中是否安裝了某部件。該信息用于延遲來自于前級部件的輸入電壓的上升。
本發明產生用于同步輸入信號的幀脈沖信號的脈沖寬度，該脈沖寬度比附在輸入信號中的時鐘信號的脈沖寬度窄。
通過下面對最佳實施例的描述及其附圖將能更清楚地理解本發明，其中圖1示出現有技術中在裝置間使用光接口的SDH裝置；圖2A與2B示出現有技術的低速和高速裝置的例子；圖3示出現有技術的在低速和高速裝置之間轉換時鐘信號的示意圖；圖4示出現有技術的報警采集和按優先權排序的處理過程；圖5示出根據現有技術的供電技術；圖6示出根據本發明的高速同步多路轉換裝置的基本結構；圖7示出圖6的高速同步多路轉換裝置中的裝置的總體布局；圖8示出圖7的SDH裝置的低速裝置的例子；圖9示出圖7的SDH裝置中的高速裝置的例子；圖10示出根據本發明的STM-0格式；圖11示出根據本發明的高速同步多路轉換裝置的環路；圖12示出根據本發明的第1實施例；圖13示出第一實施例的操作的時序圖；圖14A和14B示出根據本發明的第2實施例；圖15示出根據本發明的第3實施例；圖16示出根據本發明的第4實施例；圖17示出根據本發明的第5實施例；圖18示出根據本發明的第6-1實施例；圖19示出根據本發明的第6-2實施例；圖20示出根據本發明的第6-3實施例；圖21示出根據本發明的第6-4實施例；圖22示出根據本發明的第6-5實施例；圖23示出根據本發明的第6-5實施例；
圖24示出根據本發明的第7實施例；圖25示出根據本發明的第8實施例；圖26A和26B示出根據本發明的第9實施例；圖27示出根據本發明的第10實施例；圖6示出根據本發明的高速同步多路轉換裝置的基本結構。
做為高速同步多路轉換裝置的該SDH裝置具有第一通信裝置2和第二通信裝置1。裝置2與一低速數字電路相連并安裝有該低速數字電路。裝置1與STM電路相連。時鐘供給裝置3提供一參考時鐘信號以確定裝置1與2之間的通信速率。報警處理器6將發生在裝置1和2中的錯誤分離出來。
第一通信裝置2從低速數字電路中接收數據，根據所接到的與參考時鐘信號同步的數據準備串行數據，并向第二通信裝置1傳送串行數據和一幀信號。裝置1根據接收到的數據準備STM信號并將其傳送給STM電路。裝置1從STM電路接收STM信號，根據接收到的與參考時鐘信號同步的數據準備串行數據，并將該串行數據和一幀信號傳送給裝置2。裝置2將接收到的數據傳送給低速數字電路。將錯誤信息傳送給報警處理器6。
在第一通信裝置2中，低速終止器21終止該低速數字電路。發送器22從終止器21接收數據，從接收到的數據組裝串行數據，并向第二通信裝置1傳送該串行數據。接收器23從裝置1接收串行數據并向終止器21提供要傳送給低速數字電路的數據。
發送器22可能照原樣發送終止器21的串行數據或者可能將數據轉換為虛擬容器VC(virtual container)信號。該VC信號具有一STM頭信息格式，該頭信息格式中僅使用一指針和一錯誤通告字節。錯誤通告字節用于把錯誤通知報警處理器6。
接收器23可能照原樣為終止器21提供來自于第二通信裝置1的串行數據。另外，接收器23也可能從裝置1接收VC信號，則將該VC信號分解為一數據信號；并向終止器21提供該數據信號。這種情況下，該VC信號具有一STM頭信息格式，該頭信息格式中僅使用一指針和一錯誤通告字節。否則接收器23從裝置1接收STM信號，將該STM信號分解為數據信號，并向終止器21提供該數據信號。
在第二通信裝置1中，STM多路轉換器將來自于第一通信裝置2的串行數據多路轉換為一STM信號。高速多路轉換器12將這種STM信號多路轉換為多路轉換STM信號(multiplexed STM signal)。高速信號分離器14從STM電路中接收多路轉換STM信號并將其分離為STM信號。STM信號分離器13將相應的一個STM信號傳送給裝置2，或者將該STM信號分離為串行數據并將該串行數據傳送給裝置2。
STM多路轉換器從第一通信裝置2接收串行數據或VC信號并將其多路轉換為STM信號。STM頭信息格式包括一指針和一錯誤通告字節；該STM頭信息格式被傳送給報警處理器6。
STM信號分離器13為第一通信裝置2提供串行數據或VC信號。該VC信號具有一包括指針和錯誤通告字節的STM頭信息格式。另外，該STM信號分離器13也能照原樣向裝置2傳送所接收的STM信號。
圖7示出圖6的SDH裝置中的裝置的總體布局。在以下的描述中，第一通信裝置2被稱為低速裝置2，第二通信裝置1被稱為高速裝置1。圖7中的與圖6相同的部件用相同的參考標記標出。
低速裝置2終止速率為1.544Mb/s的一級(first-order)數字電路或速率為6.3Mb/s的二級(second-order)數字電路。該低速裝置2向高速裝置1提供其接收到的數據，或提供包括多段所接收到的數據的VC信號。
在高速裝置1中，每個電氣接口15都從低速裝置2中接收信號并將其多路轉換為STM(synchronous transfer module)信號。高速多路轉換器12僅將從電氣接口15接收到的這種STM信號多路轉換為多路轉換STM信號。電光轉換器16將該多路轉換STM信號轉換為多路轉換光STM信號，如速率為2.4Gb/s的STM-16信號。
高速裝置1接收高速多路轉換光STM信號，如速率為2.4Gb/s的STM-16信號。光電轉換器17將該光信號轉換為電信號。高速信號分離器14將該電信號分離為STM信號，該信號被傳送給電氣接口15。每個電氣接口15將接收到的STM信號分離為數據信號，供一級數字電路或二級數字電路使用，或分離為VC信號。分離信號被傳送給低速裝置2。
這樣，實現了在低速裝置2和高速裝置1之間傳送低速數據信號或VC信號。另一方面，現有技術在高速和低速裝置之間傳送STM信號，因此，必須在每個高速和低速裝置中對STM信號進行終止，多路轉換，分離。與現有技術不同，本發明的高速裝置1集中地執行這些處理從而簡化了裝置結構。
另外，本發明不需要將字節A1和A2從STM段開銷SOH(sectionoverhead)中取出以建立高速裝置1和低速裝置2之間的幀同步和位同步的電路，也不需要完成“抓取”(scrambling)和“釋放”(descrambling)功能的電路。相反，本發明使用一時鐘供給裝置3為低速裝置2和高速裝置1提供一參考時鐘信號。為了同步一幀裝置1和裝置2的任一個可以作為發送器向作為接收器的另一個發送一幀脈沖信號。時鐘單元5根據時鐘供給裝置3所提供的參考時鐘信號產生供高速裝置1中的部件使用的不同時鐘信號。
報警處理器6從低速裝置2和高速裝置1中分離錯誤以處理這樣的問題即當錯誤發生時包括在STM段開銷中的一些錯誤信息是不可訪問的。報警處理器6直接從低速裝置2接收錯誤分離信號。另外，在低速裝置2所提供的VC信號中亦可以加入一簡單的錯誤檢測信號(圖10中奇偶校驗位BIP8)。
報警處理器6根據錯誤檢測信號檢測低速裝置2中的錯誤。同時，該報警處理器處理高速裝置1中任何部件中發生的錯誤。控制器7發送和接收發往和來自于高速裝置1的部件的命令和響應，從而控制高速裝置1的開始，恢復，輪詢檢查等。
這樣，本發明使用參考時鐘信號(同步時鐘信號)及幀脈沖信號在低速和高速裝置2和1之間進行通信。相應地，本發明符合常規的涉及數據，時鐘，和幀脈沖信號的串行電氣接口標準。
由于本發明在低速裝置2和高速裝置1之間使用電信號而不是光信號，故在裝置1和裝置2之間不需要一組光電，電光轉換器，因而簡化了SDH裝置降低了成本。
圖8-11示出圖7的SDH裝置的各部分的詳細示例。
圖8示出低速裝置2的詳細示例。圖9示出高速裝置1的詳細示例。這些例子在低速和高速裝置之間均使用VC信號。圖10示出VC信號的例子。圖11示出根據本發明的包括SDH裝置的環路系統。
圖8中，低速終止器2’在上行方向上(in an upwad direction)終止一常規一級或二級數字信號，將其多路轉換為光信號如51.84Mb/s的STM-0光信號或155.52Mb/s的STM-1光信號，并將光STM信號傳送給低速裝置2。廣義地講，低速裝置2包括低速終止器2’。選擇器83選擇常用系統0或備用系統1并將選擇的光STM信號傳送給內部幀終止器84。幀終止器84終止該光STM信號。指針分離器85從終止信號中取出指針。
時鐘轉換器86緩沖接收到的信號，將附在接收信號中的時鐘信號轉換為內部時鐘信號并調整信號的速度如通過裝入(stuffing)。幀校準器87將接收信號轉換為VC-3信號。指針插入器88在VC-3信號中加入STM-0頭并在STM-0頭的指針部分設置指針以指示VC-3信號的起始地址。發送器89在STM-0頭的字節B1處為整個傳送幀設置奇奇偶校驗值(BIP-8)。
圖10是STM-0格式的一個例子。
本發明在傳送VC信號時使用該STM-0格式以(1)保證參考傳送速率，(2)在低速裝置2和高速裝置1之間傳送錯誤分離信號。結果，本發明與現有的SDH裝置一致。如圖10所示，除了指針和BIP-8頭信息中其它字節均為“1”，表示它們均未被使用。該STM-0格式僅為一例子，還可以其它格式傳送VC信號。
并行-串行轉換器90及驅動器91將由發送器89提供的內部8位并行信號轉換為串行電信號。在該串行信號中加入幀脈沖信號和發送時鐘信號，并將它們傳送給高速裝置1。
在接收器一側，即低速裝置2的下行側(downward side)接收來自于高速裝置1的串行電信號，幀脈沖信號及接收時鐘信號。接收器92和串并轉換器93將串行信號轉換為并行信號，該并行信號被STM終止器94終止。這樣，本實施例在低速裝置2中安裝STM終止器94。這是通過使用STM信號實現SDH裝置的環路連接。這一點以后將參照圖11詳細說明。
結果，該實施例在高速裝置1的下行側不需要STM終止器。也可以在高速裝置1的下行側安裝STM終止器，在低速裝置2的下行側(dounstream side)安裝接收器。這樣，接收器可以接收VC信號并將其分解。低速裝置2下行側的STM終止器的處理操作與圖2的現有技術的操作相同，故不再說明。
后面將詳細說明用于接收和發送電信號的電路91-93。若低速裝置2直接終止速率為1.544Mb/s的一級數字信號或速率為6.3Mb/s的二級數字信號而不是將信號多路轉換為光STM信號，則部件2’，81-85，98-100均不需要。
下面說明圖9的高速裝置。從高速裝置1傳送到低速裝置2的信號是STM信號。
接收器101從低速裝置1接收串行電信號，串并轉換器102將該信號轉換為8位并行信號。帳同步器104檢測從低速裝置2傳送來的幀脈沖信號。錯誤速率檢測器103根據檢測到的幀脈沖信號對包括在接收信號中的每個幀執行奇偶校驗，并將結果與STM-0格式中的錯誤檢測字節相比較，從而檢測錯誤率。
指針分離器105從STM-0格式頭信息中分離出指針。內部幀相位轉換器106根據分離的指針和檢測到的幀脈沖信號和內部幀脈沖信號之間的相位差確定指針值，并將接收信號中的幀轉換為內部幀。STM-0多路轉換器107根據內部相位將接收信號多路轉換為STM-0信號。
高速多路轉換器108根據內部幀脈沖信號僅將來自于電氣接口15的STM-0信號多路轉換為高速多路轉換STM信號。電光轉換器109將該信號轉換為高速光信號(本實施例中是速率為2.4Gb/s的STM-16)該高速光信號被傳送給STM電路。
在高速裝置1的下行側，光電轉換器110將高速多路轉換光信號(本實施例中指速率為2.4Gb/s的STM1-6)轉換為電信號。高速信號分離器111終止該電信號并將其分離為STM-0信號。串并轉換器112將相應的STM-0信號轉換為8位并行信號，該8位并行信號被供給錯誤速率檢測器113。該錯誤速率檢測器113確定信號是否存在并檢測錯誤速率。然后，該STM-0信號被傳遞給并串轉換器114及驅動器115；其結果，為串行信號增加了一發送時鐘信號及一個幀脈沖信號。然后，這些信號被傳送給低速裝置2。
圖11示出根據本發明的SDH裝置的環路。每個SDH裝置具有圖8和圖9所示的低速裝置和高速裝置。實線表示高速裝置之間的STM-N分支環路。環路中需要有兩個高速裝置122以通過環路直接將低速裝置120與低速裝置124相連及通過環路直接將低速裝置121與低速裝置126相連。本發明通過在高速裝置125中形成如虛線所示的折回(folded)連接形成裝置120與124之間的環路。而且，本發明通過在高速裝置123中形成如點劃線所示的折回連接形成裝置121與126之間的環路。
圖12示出根據本發明的第1實施例的圖8和圖9的低速裝置2和高速裝置1之間電氣通信接口的詳細情況。圖13示出實施例1的操作的時序圖。
下面說明下行鏈的操作。上行鏈的操作從而可以得到很好理解。圖12中，高速裝置1具有一八-二轉換器114，將STM-0信號的并行數據D1至D8(6.48M×8位＝51.84Mb/s)轉換為兩個串行信號(25.92Mb/s×2)。驅動器115提供兩個串行信號SD1和SD2以響應該兩個串行信號。幀脈沖發生器114’根據-8KHz幀脈沖信號FP生成裝置間脈沖信號SFP。該信號SFP與25.92MHz的發送時鐘信號SCK同步。驅動器115將發送時鐘信號SCK(25.92MHz)和裝置間幀脈沖信號SFP(8KHz)傳送給低速裝置2。
低速裝置2的接收器92接收信號SD1和SD2(25.92Mb/s×2)。二-八轉換器93將信號SD1和SD2轉換為包括8位并行數據D1至D8(6.48M×8位)的STM-0信號。幀脈沖檢測器93’檢測裝置間幀脈沖信號SFP，并根據該信號SFP生成與發送時鐘信號SCK同步的內部幀脈沖信號FP。所提供的發送時鐘信號SCK就是一內部時鐘信號CLK。
圖13示出八-二轉換器114和二-八轉換器93的操作。高速裝置1的八-二轉換器114響應于幀脈沖信號SFP中的一個脈沖開始進行與發送時鐘信號SCLK同步的并串轉換。該脈沖表明一STM-0幀的開始。由于使用該脈沖同步地檢測一個幀，所以就不需檢測如STM信號頭信息的A1和A2字節這樣的幀模式信號，從而防止假同步。在該并行的八位中，奇數位轉換為串行信號SD1 SD1，偶數位轉換為串行信號SD2。低速裝置2中的二-八轉換器93執行與八-二轉換器114相反的操作，以實現串并轉換，恢復原始的八位并行信號。
如圖12所示，本發明使用電信號代替光信號。本發明也可以如現有技術那樣發送所接收的數據或VC信號。發送VC信號時，本發明使用圖10中的簡單STM-0格式，以方便地與現有的SDH裝置的內部部件連接。本發明在裝置間使用同步時鐘信號和幀脈沖信號以省去光通信中所需的抓取和釋放(scrambling and descrambling)電路。此設計降低了SDH裝置的規模并防止了假同步。
該實施例使用兩個信號線以發送和接收STM-0信號(51.84Mb/s)從而延長電氣通信的傳送距離和保證通信質量。每個信號線承載25.92MHz的通信速率，此為STM-0的一半。其結果，本發明可以使用低功耗CMOS電路如驅動器，接收器和發送器電路從而有助于提高集成度。
圖14A與14B示出根據本發明實施例2的圖9內部幀相位轉換器的詳細情況。
圖中，14A示出內部幀轉換器106的結構，14B示出計算內部指針的方法。與圖9中相同的部件使用同樣的參考標記表示。
幀同步器104提供從低速裝置2傳送過來的幀脈沖信號FP的相位FP1。轉換器106的相位比較器131將相位FP1與內部幀脈沖信號FP相比較提供相位差A。指針運算器132從低速裝置指針C的相位中減去相位差A以提供內部指針B，指針轉換器133使用指針B轉換內部信號的幀相位。此大大降低了高帶裝置1中的數據傳輸延遲。
圖15示出根據本發明的實施例3的包括圖7中時鐘供給裝置3和時鐘單元5的時鐘供給系統的詳細情況。
時鐘供給裝置3為低速裝置2和高速裝置1各提供一用于同步發送和接收數據的參考時鐘信號。
時鐘供給裝置3為任何一個做為發送器的高速裝置或低速裝置提供時鐘信號A。時鐘信號A通過時鐘接收器52和時鐘分配器51傳送給發送電路140。觸發器電路141根據時鐘信號對來自于發送電路140中的數據進行同步處理。數據和同步信號通過驅動器142發送給對方。
另一方面，做為接收器的高速或低速裝置的另一方通過接收器143接收數據和時鐘信號。觸發器電路144根據接收到的時鐘信號同步地對數據進行采樣，將數據傳送給接收電路145。位緩沖器146根據內部時鐘信號B讀出接收的數據，該內部時鐘信號B是由時鐘供給裝置通過時鐘接收器52’和時鐘分配器51’提供的。這樣，接收數據的時鐘信號轉換為時鐘信號B。
本發明僅使用將相位進行轉換的位緩沖器146以將時鐘信號進行轉換。這種結構省去了裝置間光接口的時鐘分離器等部件。
圖16示出根據本發明的實施例4的用于改變裝置參數的結構。該結構對應于圖7的控制處理器71的操作。
控制轉換器SW1和SW2被安裝在，如部件的前面。采集器151采集設置信息并將其傳送給DPRAM152。DRAM地址計數器154指定一片DPRAM152中的區域以存貯設置信息。該設置信息從DPRAM152異步地傳送給CPU153。
這種結構省去了外部控制器及其所使用的軟件。
圖17示出根據本發明的實施例5的防止報警擴散到裝置中的結構。該結構涉及圖7中電氣接口15的功能。
裝置連接器161將裝置彼此連接起來并具有表明連接器161是否安裝的安裝信息。該信息用于控制擴散的報警。若連接信息表明沒有連接器，則選擇器162選擇非報警，若信息表明有連接器則選擇通過連接器161提從報警。但是轉換觸發報警不通過選擇器162，并被排除在這種選擇之外。
圖18-23示出根據本發明的實施例6的對硬件報警按優先權排序的技術。該實施例涉及圖7中報警處理器6的功能。
圖18是示出報警處理硬件的方框圖。報警采集器165通過輪詢采集一個報警單元并將它們寫入DPRAM(1)166。數據轉換單元包括解碼器(1)167及ROM168并將存貯在DPRM(1)166中的數據轉換為數據串，此數據串被寫入DPRAM(2)169。
優先權排序單元處理存貯在DPRAM(2)169中的數據以提供具有最高優先權的報警。解碼器(2)170僅將具有最高優先權的報警置為“1”并向CPU171提供一數據串。定時計數器172向報警采集單元和數據轉換單元提供定時信號。
圖19說明對報警進行優先權排序的處理，若A系統報警和13系統報警都發生了，則這些報警將影響如圖所示的報警采集部件1和2。圖18的報警采集單元輪詢采集這些報警并將其做為DPRAM(1)166中的DATA1和DATA8存貯起來。
圖18的數據轉換單元將A系統報警采集在地址ADD2 FF01及將B系統的報警采集在地址ADD2 FF02中。圖18的優先權排序單元將每個A系統報警中和B系統報警中具有最高優先權的報警置為“1”，即，A系統報警中的A1，B系統報警中的B1，這樣，就完了優先權排序。
圖20示出圖18的數據轉換單元的詳細情況，圖21示出數據轉換單元操作的時序圖。
圖20中，與圖18中同樣的部件用相同的參考標記表示。圖20的數據轉換單元具有“與”(&)電路175-180，三態輸出觸發器電路181和182、及反相電路183。
定時計數器172(圖18)為DPRAM(1)166，DPRAM(2)169及ROM168提供一個地址ADD2。ROM168根據地址ADD2生成定時，將報警數據從DPRAM(1)166傳送到DPRAM(2)169。
圖21中，DPRAM(2)中D1和D2的陰影部分保持處理數據，并且在任一寫入定時，將報警寫入DPRAM(2)。DPRAM(2)的映射關系由ROM提供。
圖22示出圖18的優先權排序單元的詳細情況，圖23是示出優先權單元操作的時序圖。
與圖18中相同的部件用同樣的參考標記表示。優先權單元具有“與”(&)電路185-187，三態門輸出觸發器電路188，及地址解碼器189。
圖23說明當DPRAM(2)中的數據是11111111(數據(1))及01111111(數據(2))時要執行的優先權處理操作。數據(1)和數據(2)的每個最左邊位D1是最高有效位(MSB)數據(1)的位D1是具有最高優先權的報警。數據(2)的位D2是具有最高優先權的報警。相應的每個這些位都被置“1”。CPU171讀出這些位并用于進行報警處理。這樣本發明利用硬件實現高速的報警處理。
圖24示出根據本發明的實施例7的在輪詢周期采集報警的技術。
報警采集部件1具有最高優先權，報警采集部件3具有最低優先權。若在輪詢周期2同時發生報警ALM1至ALM3，其優先權自高到低排列，首先檢測優先權較高的報警。相應的，在輪詢周期2采集報警ALM1和ALM2。然后，確定報警ALM1是信號源。在輪詢周期3也確定報警ALM1是信號源。結果，按照優先權順序采集報警。即，在報警ALM1之前沒有采集任何優先權較低的報警，從而避免不必要的報警。
圖25示出根據本發明的實施例8的分布式電源。
電源模塊191被安裝在每個部件上。電路192是專用于每個部件的電路。
一個裝置單元中安裝有多個部件PKG1，PKG2等。由于每個部件都具有電源模塊101，故不需為裝置單元準備電源部件。從而節省了裝置單元空間并增加了在裝置單元中設計散熱裝置及分層布置部件的自由度。
圖26A與26B示出根據本發明的實施例(9)的使用表明某部件是否被安裝的安裝信息的技術。
該安裝信息用于防止CMOS電路的鎖定現象，該CMOS電路屬于與有問題的部件相連的接口的一部分。圖26A是示出相連的A部件與B部件的方框圖。圖26B是安裝信息的時序圖。
安裝部件13時，包括電阻R和電容C的時間常數電路延遲電源電壓的升高。反相器電路195將時間常數電路的輸出反相。反相電路195的輸出作為安裝信息供給部件A，為了響應該信息，部件A禁止一次驅動器196的操作。結果在如圖26B所示安裝部件B后的一定時間內部件A的輸出被屏蔽掉。然后，部件B的CMOS電路197的輸入變為高阻態以防止CMOS電路197的鎖定現象。
圖27示出根據本發明的實施例10的將幀脈沖信號的脈沖寬度相對于系統時鐘信號的脈沖寬度變窄的技術，從而防止幀脈沖信號的脈沖占用時鐘信號的兩個脈沖。
幀脈沖信號OUT FP及時鐘信號OUT CLK是要發送的信號，幀脈沖信號IN FP及幀脈沖信號IN FP2是接收信號。幀脈沖信號OUT FP是25MHz。由于頻率分量及線路電容，幀脈沖信號IN FP具有如點A和陰影區域表示的斜度。其結果，幀脈沖信號IN FP占用時鐘信號INCLK的兩個脈沖。為解決該問題，幀脈沖信號的頻率被倍頻(50MHz)以形成幀脈沖信號IN FP2。對幀脈沖信號進行頻率加倍不限于倍頻。若能有效地將幀脈沖信號的脈沖寬度縮小為窄于時鐘信號的寬度，任何一種倍頻都可采用。
如上所述，本發明的SDH裝置恰當地在低速裝置和高速裝置之間使用了集成公共部件，從而極大地降低了裝置規模和功耗。
該SDH裝置不需外部控制器即可控制自己并快速處理報警。
該SDH裝置使用操作正確的電路并具有易分離的功能。
本發明進一步的效果如下所述通過使用電氣接口代替光接口將SDH裝置的低速和高速裝置相連，從而減少了許多操作如定時取出，抓取，釋放(descrambling)及光電或電光轉換。
電氣接口的發送速率是數據發送速率的一半(25.92MHz)，從而可以使用CMOS和TTL電路代替ECL電路。這一點有助于降低功耗并改善SDH裝置的集成度。
低速和高速裝置之間的接口可以是STM-0接口以實現容易的幀轉換。
高速裝置具有低速電氣接口部分以吸取從低速裝置中發送來的幀相位。從而幫助減少高速裝置的高速多路轉換器的規模并方便地將幀相位轉換為內部幀相位。
本發明在電氣接口上不需終止STM-0信號的大部分幀即可檢測錯誤和輸入斷路，將幀轉換為內部幀，并將STM-0信號傳送給高速多路轉換器。從而降低高速多路轉換器規模。
從高速裝置到低速裝置的下行方向上，本發明通過僅在高速信號分離器檢查位錯誤實現信號處理，從而省去終止器電路。
STM-0接口不使用幀模式而是根據幀脈沖信號將幀同步。從而防止假同步，省去抓取和釋放電路，減小高速多路轉換器和信號分離器的規模。
SDH裝置使用同步時鐘信號操作裝置。省去安裝和時鐘轉換電路。
本發明通過使用轉換器改變裝置的內部參數，減少了為此用途的軟件和硬件。
本發明使用無用電路的安裝信息屏蔽從無用電路發送的報警從而幫助維修期間快速查找錯誤。本發明不屏蔽電路轉換報警。從而防止注意不到斷路情況。
本發明的硬件解碼方法快速地對報警按優先權排序。通過包括并串轉換的寄存器將報警傳遞給軟件。從而減少報警處理的數目。寄存且通過ROM(只讀存貯器)映射。從而減少硬件解碼操作的次數。
通過ROM映射也減少了解碼硬件的規模。由于在對報警按優先權排序過程中發生變化或錯誤時要涉及大量變化，因此減小解碼硬件的規模是重要的。
本發明從所涉及的報警中最近發生的報警開始采集報警。從而改善報警優先權處理的效率。
本發明在每個部件中都安裝電源電路，從而節省了SDH裝置中每個裝置的空間。
在SDH裝置中，接收側的某部件將安裝信息發送給發送側的一部件。接收側的該部件已被安裝時，發送側的該部件在初始禁止周期將其輸出電平置為低電平、高電平，從而防止由于接收緩沖器的鎖定現象損壞接收側的部件。
本發明將幀脈沖信號的脈沖寬度變窄，從而防止幀脈沖信號的每個脈沖占用高速時鐘信號的兩個脈沖。
權利要求
1.一種高速同步多路轉換裝置，其具有一個與一低速數字電路相連并包括該電路的第一通信裝置和與一高速同步多路轉換電路相連的第二通信裝置，包括時鐘供給裝置，用于提供參考時鐘信號，為第一和第二通信裝置的每個裝置設置通信速率；報警處理裝置，用于將第一通信裝置中的錯誤與第二通信裝置中的錯誤分開；第一通信裝置，用于從低速數字電路接數據，根據接收數據準備與參考時鐘信號同步的串行數據，并將串行數據和幀信號傳送給第二通信裝置，從而該第二通信裝置根據該串行數據和幀信號準備高速同步多路轉換信號并將該高速同步多路轉換信號傳送給該高速同步多路轉換電路；第二通信裝置，用于從該高速同步多路轉換電路中接收高速同步多路轉換信號，根據該高速同步多路轉換信號準備與參考時鐘信號同步的串行數據，并將該串行數據和一幀信號傳送給第一通信裝置，從而該第一通信裝置根據該串行數據和幀信號準備數據信號并將該信號傳送給該低速數字電路；及將錯誤信息發送給報警處理裝置的第一通信裝置。
2.根據權利要求1所述的高速同步多路轉換裝置，其中該第一通信裝置包括低速終止裝置，用于終止低速數字電路；數據組合/發送裝置，用于根據該低速終止裝置所提供的數據，準備串行數據并將該串行數據傳送給第二通信裝置；及數據接收/分解裝置，用于接收第二通信裝置的串行數據，根據該串行數據準備用于低速數字電路的數據信號，并將該數據信號傳送給該低速終止裝置。
3.根據權利要求2所述的高速同步多路轉換裝置，其中數據組合/發送裝置按原串行數據方式發送來自于低速終止裝置的數據。
4.根據權利要求2所述的高速同步多路轉換裝置，其中數據組合/發送裝置將來自于低速終止裝置的數據轉換為VC/VT信號并按原串行數據方式發送該VC/VT信號。
5.根據權利要求4所述的高速同步多路轉換裝置，其中VC/VT作號具有一STM/STS頭信息格式，該STM/STS頭信息格式中僅使用一指針和一錯誤通告字節，該錯誤通告字節用于將錯誤信息發送給報警處理裝置。
6.根據權利要求2所述的高速同步多路轉換裝置，其中數據接收/分解裝置為低速終止裝置提供串行數據。
7.根據權利要求2所述的高速同步多路轉換裝置，其中，數據接收/分解裝置接收以串行數據方式發送的VC/VT信號，分解該VC/VT信號，并為低速終止裝置提供該分解信號。
8.根據權利要求6所述的高速同步多路轉換裝置，其中該VC/VT信號具有一STM/STS頭信息格式，該STM/STS頭信息格式中僅有一指針和一錯誤通告字節。
9.根據權利要求2所述的高速同步多路轉換裝置，其中數據接收/分解裝置接收以串行數據方式發送的STM/STS信號，分解該STM/STS信號，并向低速終止裝置提供分解信號。
10.根據權利要求1所述的高速同步多路轉換裝置，其中第二通信裝置包括STM/STS多路轉換裝置，用于從第一通信裝置接收串行數據并將所接收到的數據多路轉換為STM/STS信號；高速多路轉換裝置，用于將這種STM/STS信號多路轉換為多路轉換STM/STS信號并將該多路轉換STM/STS信號傳送給該STM/STS電路。一高速信號分離裝置，用于從STM/STS電路接收多路轉換信號并將該接收信號分離為STM/STS信號；及STM/STS傳送/分離裝置，用于傳送或分離STM/STS信號并將傳送或分離信號作為串行數據傳送給第一通信裝置。
11.根據權利要求10所述的高速同步多路轉換裝置，其中STM/STS多路轉換裝置從低速終止裝置接收以串行數據方式發送的數據并將接收的數據多路轉換為STM/STS信號。
12.根據權利要求10所述的高速同步多路轉換裝置，其中該STM/STS多路轉換裝置接收以串行數據方式發送的VC/VT信號并將VC/VT信號多路轉換為STM/STS信號。
13.根據權利要求12所述的高速同步多路轉換裝置，其中VC/VT信號具有一STM/STS頭信息格式，該STM/STS頭信息格式中僅使用一指針和一錯誤通告字節，該錯誤通告字節用于將錯誤信息發送給報警處理裝置。
14.根據權利要求10所述的高速同步多路轉換裝置，其中STM/STS傳送/分離裝置向低速終止裝置發送以串行數據方式發送的數據。
15.根據權利要求10所示的高速同步多路轉換裝置，其中該STM/STS傳送/分離裝置將VC/VT信號以串行數據方式發送。
16.根據權利要求15所述的高速同步多路轉換裝置，其中該VC/VT信號具有一STM/STS頭信息格式，該STM/STS頭信息格式中僅有一指針和一錯誤通告字節。
17.根據權利要求10所述的高速同步多路轉換裝置，其中STM/STS傳送/分離裝置將STM/STS信號以串行數據方式發送。
18.一種高速同步多路轉換裝置，具有用于將由并行數據組成的STM-0/STS-1信號和由串行數據組成的STM-0/STS-1信號進行相互轉換的低速裝置，及用于將由串行數據組成的STM-0/STS-1信號和高位(high-order) STM/STS信號進行相互轉換的高速裝置，包括一電氣STM-0/STS-1接口，用于將低速裝置和高速裝置相互連接。
19.根據權利要求18所述的高速同步多路轉換裝置，其中電氣接口使用由通過對STM-0/STS-1信號分離(dividing)而形成的兩個電氣信號。
20.根據權利要求18所述的高速同步多路轉換裝置，其中高速裝置使用一個用于STM-0/STS-1信號的STM-0/STS-1接口。
21.根據權利要求18所述的高速同步多路轉換裝置，其中每個高速和低速裝置都根據時鐘供給裝置提供的時鐘信號工作。
22.根據權利要求21所述的高速同步多路轉換裝置，其中將用于同步輸入信號的幀脈沖信號的脈沖寬度縮小到比輸入信號的時鐘信號的脈沖寬度還要窄。
23.根據權利要求20所述的高速同步多路轉換裝置，其中高速裝置的STM-0/STS-1接口將來自于低速裝置的上行信號的幀相位轉換為內部幀相位。
24.根據權利要求23所述的高速同步多路轉換裝置，其中每個具有這種轉換內部幀相位的STM-0/STS-1信號僅被多路轉換為高位(high-order)STM/STS信號。
25.根據權利要求23所述的高速同步多路轉換裝置，其中該STM-0/STS-1接口根據幀脈沖信號檢測幀。
26.根據權利要求20所述的高速同步多路轉換裝置，其中高速裝置STM-0/STS-1的接口檢測斷路和發往低速裝置的下行信號中的錯誤，并將下行信號傳送給低速裝置，并且低速裝置使用從高速裝置傳送的幀脈沖信號同步下行信號。
27.根據權利要求18所述的高速同步多路轉換裝置，其中組成高速同步多路轉換裝置的每個部件具有一轉換器用以改變其內部參數。
28.根據權利要求18所述的高速同步多路轉換裝置，其中高速同步多路轉換裝置的裝置連接器具有表明該連接器是否被安裝的安裝信息，該安裝信息用于在連接器沒有安裝時屏蔽報警信息防止發送給其它裝置。
29.根據權利要求28所示的高速同步多路轉換裝置，其中電路轉換觸發器不在根據安裝信息完成的屏蔽操作范圍之內。
30.根據權利要求18所述的高速同步多路轉換裝置，其中硬件解碼處理實現優先權排序處理過程，即按擴展順序采集高速同步多路轉換裝置中的報警，將采集的報警編碼，將一串代碼解碼，并檢測報警中具有最高優先權的報警。
31.根據權利要求30所述的高速同步多路轉換裝置，其中通過寄存器將優先權排序處理結果以串行數據方式發送給處理裝置。
32.根據權利要求30所述的高速同步多路轉換裝置，其中權排序處理是通過使用存貯在ROM中的映射信息執行解碼操作而實現的。
33.根據權利要求30所述的高速同步多路轉換裝置，其中高速同步多路轉換裝置中的報警是從擴展的末端到高端采集。
34.根據權利要求18所示的高速同步多路轉換裝置，其中組成高速同步多路轉換裝置的每個部件都具有一電源。
35.根據權利要求18所示的高速同步多路轉換裝置，其中組成高速同步多路轉換裝置的每個部件都具有表明該部件是否安裝的安裝信息，根據該安裝信息延遲來自于前級部件的輸入電壓的上升。
全文摘要
一種高速同步多路轉換裝置;具有一低速裝置和一高速裝置并且在裝置間用電信號作為接口。該低速裝置與一低速數字電路相連并包括該電路。該高速裝置與高速同步多路轉換電路相連。該裝置還具有一時鐘供給裝置用于提供參考時鐘信號確定每個低速和高速裝置的通信速率,該裝置進一步具有報警信號處理器以從低速和高速裝置中分離錯誤信息。低速和高速裝置通過使用參考時鐘信號及使用與參考時鐘信號同步的幀信號的電STM－0/STS－1信號作為接口。
文檔編號H04Q11/04GK1170993SQ9711326
公開日1998年1月21日 申請日期1997年6月13日 優先權日1996年6月13日
發明者大和勢一, 龜井登, 大隈一好, 須川勝已, 門田博智, 坂田智幸 申請人:富士通株式會社