專利名稱：對接收信號進(jìn)行解調(diào)的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及通信系統(tǒng)，尤其是涉及對接收信號進(jìn)行解調(diào)的方法和裝置。
背景技術(shù)：
隨著通信系統(tǒng)數(shù)據(jù)率的增加，導(dǎo)致更高的帶寬，更加希望使用直接轉(zhuǎn)換接收機、基帶濾波和基帶解調(diào)器。用于調(diào)頻(FM)和脈沖調(diào)制(PM)信號的基帶解調(diào)器通常很復(fù)雜，并且通過取兩個基帶信號一一同相成分(I)和正交相位成分(Q)之比的反正切來實現(xiàn)。另外地，基帶頻率也能通過對基帶信號微分和交叉相乘來檢測。因此，需要一種設(shè)計簡單并更經(jīng)濟的解調(diào)器。
附圖簡述
圖1是實施本發(fā)明的接收機的方框圖；圖2是圖1的解調(diào)器的詳細(xì)方框圖；圖3是圖2的數(shù)字／模擬轉(zhuǎn)換器的輸出曲線圖；圖4是用中間的歸一化信號表示的輸入和輸出曲線圖；圖5是表示運用本發(fā)明的解調(diào)器的操作的流程圖。
附圖的詳細(xì)描述先參考圖1，總體上指定為10的接收機的方框圖被示意性說明。接收機10基本上由天線11、混頻器12和13、濾波器16和17、解調(diào)器18組成。在接收模式工作時，從天線11接收射頻(RF)信號19。信號被分成兩路，進(jìn)入混頻器12和13?；祛l器12的另一個輸入是由本地振蕩器(LO)14產(chǎn)生的信號?；祛l器13的另一個輸入也來自LO 14，只是在與接收的信號混合之前在移相器15中進(jìn)行了90°相移。
之后，下變頻信號從混頻器12和13輸出，分別進(jìn)入低通濾波器16和17。低通濾波器16的輸出為同相(I)信號，低通濾波器17的輸出為正交(Q)信號。I、Q信號輸入到在下面詳細(xì)描述的解調(diào)器18，由它提供一個聲音輸出信號。
圖2中，是解調(diào)器18的詳盡方框圖的示例性說明。解調(diào)器18包含第一和第二轉(zhuǎn)換裝置，例如N比特倍乘數(shù)／模轉(zhuǎn)換器(N-bit MultiplyingDigital-to-Analog Converters)(MDAC)21和22。MDAC 21接收如式(1)描述的I信號。
I=Acos{Φin(t)}(1)MDAC 22接收如式(2)描述的Q信號。
Q=Asin{Φin(t)}(2)其中，A為可變的乘數(shù)；Φ為接收的信號；t為時間。
MDAC 21和22每個有N比特精度和2N個可能的增益設(shè)置。因此，具有4比特精度的MDAC有24即16個可能的增益設(shè)置。選擇增益設(shè)置對應(yīng)正弦或余弦波形的2N個均勻分隔的抽樣值。當(dāng)給兩個MDAC相同的N比特編程字，MDAC 21具有對應(yīng)抽樣的正弦波形的增益設(shè)置，MDAC 22則具有對應(yīng)抽樣的余弦波形的增益設(shè)置。N比特編程字分別沿線路23和24提供到MDAC 21和22的編程輸入端。
MDACs 21和22的結(jié)果輸出，即增益，分別由式(3)和(4)定義。
MDACg=sin[Φout(t)](3)MDACg=cos[Φout(t)](4)對于一個N為64的系統(tǒng)，來自MDAC 21和22的增益的圖形化表示在圖3中作了示意性說明。
MDAC 21的負(fù)向輸出在相加器26中與MDAC 22的輸出相加。這提供了一個由式(5)定義的輸出∑。
∑=Asin[Φin(t)-Φout(t)](5)由于假定A為常數(shù)，給定差值在±π范圍內(nèi)，則(5)的符號由Φin(t)和Φout(t)之間的差值決定。信號∑之后輸入到一個量化裝置，例如1比特的量化器27，它可提供一系列的由式(6)定義的歸一化信號ωout(t)。
ωout(t)=dΦout(t)／dt(6)量化器27的輸出又輸入到一個累加裝置，例如具有環(huán)繞式處理能力的N比特累加器28。量化器27也有一個用于接收時鐘信號的時鐘輸入端。時鐘信號引起累加器28在每個時鐘周期進(jìn)行增加或減少操作，并且導(dǎo)致在一定量化誤差內(nèi)輸出相位跟隨輸入相位。由于輸出相位的最大變化率由式(7)定義，可據(jù)之推出的最大頻率如式(8)所示。
Φout(t)=(2π／2N)*Fclock(7)MAX[Φout(t)]=Fclock／2N(8)累加器28輸出端的累加輸出信號沿線路23和24提供，分別作為MDAC 21和22的N比特編程字。
這樣，圖2的電路設(shè)計代表了一種比目前使用的方案更經(jīng)濟和更簡單的基帶FM和PM解調(diào)器。這可以通過使用一個結(jié)構(gòu)類似鎖相環(huán)的∑-δ調(diào)制器來實現(xiàn)。
Φin和Φout的表示在圖4的圖形上作了示意性說明。在特定的例子中，對于用峰值相位偏移為0．75π弧度進(jìn)行調(diào)制的正弦波而言，Φout(t)為Φin(t)的6比特近似。對于該例，抽樣頻率為正弦波頻率的64倍。該圖也顯示了等效于瞬時頻率的1比特量化器的輸出。量化器27在等效于±Fclock／2N的±1值之間觸發(fā)。信號典型地是在一定時間間隔內(nèi)進(jìn)行平均，以便提供對真實值的更確切估計。
現(xiàn)在參考圖5，總體指定為50，代表運用本發(fā)明的解調(diào)器的處理過程的流程圖的示意性說明。過程50以步驟51接收到信號為開始。步驟52，使用第一和第二個D／A轉(zhuǎn)換器，對接收信號進(jìn)行處理以產(chǎn)生第一和第二路表示I和Q分量的數(shù)字信號。步驟53，在一對MDAC中將數(shù)字I、Q分量處理后分別產(chǎn)生第一和第二路模擬信號。
步驟54中，通過從第二路模擬信號中減去第一路模擬信號，將模擬信號相加來提供一個合并的模擬信號。步驟55中，相加信號之后被量化來提供一個歸一化信號。步驟56中，歸一化信號在累加器中被累加。
步驟57中，累加的信號，除了作為輸出信號外，還被用作輸入到MDAC的編程信號，如線59所示意。步驟58中，過程50最后結(jié)束。這樣，一個比目前解調(diào)器更簡單的過程處理完。
雖然本發(fā)明已結(jié)合它的特定的實施例被描述過，顯而易見，對于專業(yè)技術(shù)人員可以根據(jù)前面的描述，作許多改動、修改和變動。因此，在附加的權(quán)利要求中，打算包含所有這些改動、修改和變動。
權(quán)利要求
1.一種解調(diào)器，包含將第一路數(shù)字信號轉(zhuǎn)換為第一路模擬信號的第一轉(zhuǎn)換器裝置；將第二路數(shù)字信號轉(zhuǎn)換為第二路模擬信號的第二轉(zhuǎn)換器裝置；將所述第一路和第二路模擬信號合并成混合模擬信號的合并裝置；將所述合并的模擬信號轉(zhuǎn)換為一系列歸一化信號的量化裝置；以及將所述一系列歸一化信號進(jìn)行累加的累加器裝置。
2.權(quán)利要求1的解調(diào)器，其中所述第一和第二轉(zhuǎn)換器裝置包含倍乘數(shù)字-模擬(D／A)轉(zhuǎn)換器(multiplying digital-to-analog Converter)。
3.權(quán)利要求1的解調(diào)器，其中所述的合并裝置將所述的第一路模擬信號的負(fù)值與所述第二路模擬信號相合并。
4.一種解調(diào)器，包含第一D／A轉(zhuǎn)換器，具有一個用于接收第一路數(shù)字信號的輸入端；第二D／A轉(zhuǎn)換器，具有一個用于接收第二路數(shù)字信號的輸入端；一個相加器，具有耦合到所述第一D／A轉(zhuǎn)換器輸出端的第一個輸入端和耦合到所述第二D／A轉(zhuǎn)換器輸出端的第二輸入端；一個量化器，具有一個耦合到所述相加器的輸出端的輸入端；并且一個累加器，具有一個耦合到所述量化器的所述輸出端的輸入端，一個接收時鐘信號的時鐘輸入端，有一個連到所述第一和第二D／A轉(zhuǎn)換器的每個編程輸入端的輸出端。
5.權(quán)利要求4所述的解調(diào)器，其中所述第一和第二D／A轉(zhuǎn)換器為倍乘D／A轉(zhuǎn)換器。
6.權(quán)利要求4所述的解調(diào)器，其中所述相加器將所述第一D／A轉(zhuǎn)換器的輸出信號的負(fù)值與所述第二D／A轉(zhuǎn)換器的輸出信號相合并。
7.一種對接收信號解調(diào)的方法，所述方法包含以下步驟將接收的輸出信號轉(zhuǎn)換為同相部分和正交相位部分；將所述同相部分轉(zhuǎn)換為第一路模擬信號；將所述正交部分轉(zhuǎn)換為第二路模擬信號；將所述第一路模擬信號的負(fù)值與所述第二路模擬信號相加，產(chǎn)生一個混合信號；對所述相加的和信號歸一化，產(chǎn)生歸一化信號；并且將所述歸一化信號累加，產(chǎn)生一個累加信號。
8.權(quán)利要求7所述方法，進(jìn)一步包含下面步驟提供所述累加信號作為一個編程輸入，用于將所述同相和正交相位分量分別轉(zhuǎn)換為所述第一和第二路模擬信號。
9.權(quán)利要求7所述方法，其中所述分別將所述同相和正交相位分量轉(zhuǎn)換為所述第一和第二路模擬信號的步驟，分別在第一和第二D／A轉(zhuǎn)換器中實現(xiàn)。
10.權(quán)利要求9所述方法，其中第一和第二D／A轉(zhuǎn)換器每個都是倍乘D／A轉(zhuǎn)換器。
全文摘要
解調(diào)器(18)接收了代表接收信號的數(shù)字信號,在一對倍乘數(shù)/模轉(zhuǎn)換器(MDAC)(21,22)中將這些信號轉(zhuǎn)換為模擬信號(53)。模擬信號而后在合并器(26)中,通過從第二路模擬信號中減去第一路模擬信號來合并(54)。相加的和信號在量化器(27)中被歸一化(55)。量化器(27)的輸出在一個由時鐘輸入(Fclock)校準(zhǔn)的n比特累加器(28)中累加。累加器(28)的輸出作為MDAC(21,22)的編程輸入(57)。
文檔編號H04L27/22GK1205820SQ96199184
公開日1999年1月20日 申請日期1996年11月18日 優(yōu)先權(quán)日1995年12月22日
發(fā)明者克文·布魯斯·泰勞 申請人:摩托羅拉公司