專利名稱：用于吉位信號的時鐘和數據再生器的制作方法
技術領域：
本發明涉及一種根據權利要求1前序部分的特別用于吉位速率數字信號的時鐘和數據再生的一種裝置。
在德國專利申請P4414364.8中已經說明了屬于以上提到方式的一種裝置。在這個老申請中，從以下考慮出發當以吉位速率傳輸數字信號時，臨界距離長度很小，以致于在一般的時鐘恢復系統中，使用時鐘和數據路徑間的相位抖動在數量級上估算十分短的位長度。為了減小臨界距離長度，在再生器觸發器的時鐘輸入上，預接一個可調整的移相器并且從再生信號的誤碼率中得出一個用于移相器的調整標準。在改進中，在兩個并聯的D觸發器中再生信號，其中用于產生時鐘信號的鎖相環收到一個D觸發器的輸出信號，這時它的誤碼率最大，但是同時通過一個相移180度的時鐘信號優選另一個D觸發器的相位，并且在那產生一個具有最小誤碼率的輸出信號。但由于需要測量誤碼率和將結果轉換為控制信號必然性，這個時鐘恢復和再生的裝置比較貴。
本發明的任務還在于設計一種上面已經提到方式的裝置。這種裝置可以用于若干個10Gbit/s位率數字信號并且僅需要較少的花費。
該任務根據本發明通過權利要求1的特征部分和在其它權利要求特征部分說明的裝置解決。在優選的方法中，這種裝置同時作為分配器將輸入信號分為兩個具有一半位率的信號流。
在一些應用中，在用于鎖相環的壓控振蕩器中，由于惡劣溫度或老化造成頻率漂移時，鎖相環會出現對于預定目標捕獲范圍太小這個問題。因此在本發明的改進中，通過一個具有相對較大的捕獲范圍的頻率控制環路補充鎖相環，它基于以下認識鑒相器的輸出電壓的平均值是對壓控振蕩器的頻率偏移的測量，并且因此鑒相器也可以作為鑒頻器使用。附加的這個改進具有一個窗口比較器或者具有一個鑒頻器。
下面將根據在附圖中說明的用于時鐘和數據再生的實施例和它的擴展詳細說明本發明。
圖中
圖1具有鎖相環的時鐘和數據再生裝置，
圖2根據圖1裝置的脈沖圖，圖3通過一個窗口比較器擴展的根據圖1的裝置，圖4通過一個鑒頻器擴展的根據圖1裝置，圖5具有抑制干擾的鑒相器的鎖相環。
圖1示出了一個用于時鐘和數據再生裝置的原理電路，該電路同時完成分配器的功能。在數據輸入Din上收到的數據信號例如具有20Gbit/s的位率，分配器將它分為兩個分別具有10Gbit/s位率的數據流，它們位于第一個和第二個數據輸出D1、D2。在再生器部件PDM中包含的第一個、第二個和第三個D觸發器DF1、DF2、DF3的D輸入被連接到第一個數據輸入Din，有選擇的將這些D觸發器的同相輸出或反相輸出連接到相關輸出引線D1、D2，作為有效信號；并連接到D3，作為再生器部件PDM的測量目標。此外第一個異或門EXOR1的第一個輸入直接或通過第四個D觸發器DF4連接到第二個D觸發器DF2的輸出，相應的異或門EXOR的第一個輸入直接或通過第五個D觸發器DF5連接到第三個D觸發器DF3的輸出。異或門EXOR的輸出通過一個低通濾波器TPF連接到第一個壓控振蕩器VOC1，壓控振蕩器VCO1產生一個具有預期頻率例如10GHz的時鐘信號，并且輸出到第三個、第四個和第五個D觸發器DF3、DF4、DF5的時鐘輸入C3、C4、C5。此外產生的時鐘信號輸出到再生器部件PDM中包含的延遲節T，延遲節T提供一個半個時鐘周期延遲-在實施例中25ps-輸出到第二個D觸發器DF2的時鐘輸入C2，并且反相后輸出到一個D觸發器DF1的時鐘輸入C1，并且可以通過一個附加的引線AS測量。
為解釋根據圖1裝置的功能，在根據圖2的脈沖圖中，說明了在額定工作狀態中的若干個信號的曲線。在最上行中使用它可能的幅度說明到達數據輸入Din的數據信號。在已調節的狀態中，使用在時鐘輸入C2、C3上的時鐘信號一次在位中間觸發這個信號，一次在數據邊緣時觸發這個信號。因此產生數據輸出D2上的信號。然后第二個和第三個D觸發器DF2和DF3使用50％的概率或者重復觸發同一位或者觸發直接相鄰位。當同樣為50％的概率即兩個相鄰位采用不同值-涉及被倒頻的數據信號-25％概率情況下，在額定工作狀態中，探測到不同的值。如果僅轉移采樣點，那么由第二個和第三個D觸發器DF2、DF3或者相當頻繁觸發同一個或者相鄰位。在根據圖2的圖表的較下行中，說明了在有關輸出引線上通過使用時鐘信號C1采樣產生的信號D1，它與信號D2相比有相當的位移。
異或門EXOR或者直接接收到第二個和第三個D觸發器DF2、DF3的輸出信號，或者在第四個或第五個D觸發器DF4、DF5中為補償延遲中間采樣后，接收到第二個第三個D觸發器DF2、DF3的輸出信號。如果現在這些輸出信號不同，那么然后異或門EXOR產生一個脈沖信號。這些脈沖為了時間上的平均值通過一個低通濾波器TPF，并且用于控制壓控振蕩器VCO，壓控振蕩器在10GHz頻率上振蕩，這個頻率相當于輸入數據的位串頻率的一半，壓控振蕩器VCO產生一個相應的時鐘信號。所說明的裝置還以較少花費使分配器和時鐘和數據再生組合，其中最高的處理速度僅出現在再生器部件PDM。
在許多情況下，雖然根據圖1的裝置的鎖相環的捕獲范圍對于預先規定的操作已經足夠大，但是還給出以下應用。在這種應用中，頻率發生變化以致于增加了具有相當大的捕獲范圍的頻率控制環，擴展了根據圖1的電路裝置。圖3說明了以下面方式擴展的裝置在數據輸入Din的連結中再次包括根據圖1的再生器部件PDM和第四個和第五個D觸發器DF4、DF5以及異或門EXOR，其中保留第一個和第二個數據輸出D1、D2，并且異或門EXOR的輸出引線連接到低通濾波器TPF。在當前情況下，將這個低通濾波器設計作為借助于第一個運算放大器OP1的一個有源模塊，通過第一個電阻R1將異或門EXOR的輸出引到第一個運算放大器OP1的反相輸入上，第一個運算放大器OP1的同相輸入和參考電壓源VR連接。為了實現預期的濾波器功能，第一個運算放大器的輸出引線通過第一個電容C1和第二個電阻R2構成的串聯電路和第一個運算放大器的反相輸入連接，此外，運算放大器的輸入引線和第三個電阻R3相連，電阻R3和第四個電阻R4構成參照參考電位的分壓器，分壓器的中間引線通過第五個電阻R5和壓控振蕩器VCO的控制輸入相連。
已經說明的部分描述了在圖1中示出的具有低通濾波器的鑒相器電路，現在該電路補充用于頻率控制的比較電路級。此外第二個運算放大器OP2的同相輸入通過第十三個電阻R13連接到第一個運算放大器OP1的輸入引線，第二個運算放大器OP2此外通過第十一個電阻R11和第三個電容構成的串聯電路和參考電位連接，其中第四個電容C4作為濾波電容器并聯連接到這個串聯電路。此外一個可調節的參考電壓源VRV通過第九個電阻R9和第二個運算放大器OP2的反相輸入連接，為設置預定功能，運算放大器OP2的輸出通過第二個電容C2和第十個電阻R10構成的串聯電路和運算放大器OP2的反相輸入連接。第二個運算放大器OP2使用第一個運算放大器OP1的輸出電壓曲線識別是否鎖相環已經鎖定，并且在和可調整的參考電壓比較后調節頻率環。第二個運算放大器OP2的輸出引線同時是鎖相環的輸出引線，第二個運算放大器OP2的輸出引線通過由第七個電阻和第八個電阻構成的分壓器與地相連。其中在分壓器的中間抽頭上連結第六個電阻R6，第六個電阻R6將相關的控制信號繼續傳送到第一個壓控振蕩器VCO1的調節電壓輸入。這個調節電壓另外通過第12個電阻連接到工作電壓Uo。
特別當接通后幫助捕獲時，商業通用的窗口比較器FK和第二個運算放大器OP2的輸出連接，窗口比較器FK是兩個具有不同門限的比較器的并聯，因此可以得出用于頻率環控制范圍的上下兩個門限。窗口比較器FK的輸出引線通過一個二級管D和第十四個電阻R14和第一個運算放大器OP1的反相輸入連接。當設計兩個比較器構成的窗口比較器的輸出引線時，在每種情況下，對于第一個運算放大器OP1，分別使用二級管-電阻網絡，來選擇不同的輸出引線，所以還可以不對稱的設置調整范圍的界限。
圖4說明了對使用頻率控制器組成鎖相環的替代解決方案。除了再生器模塊PDM的信號輸入連結到數據輸入Din外，還附加連結了一個已經公開的鑒頻器FD，可是鑒頻器FD對于所考慮的頻率范圍相當貴。在放棄第四個和第五個D觸發器情況下，異或門EXOR的輸入直接連接到再生器部件PDM的輸出引線D2、D3；根據圖3中的電路裝置，異或門EXOR的輸出通過一個由第一個運算放大器OP1和附加電路構成的有源環形濾波器連接到壓控振蕩器VCO的控制輸入。此外還預先規定了第二個運算放大器OP2，第二個運算放大器OP2的輸出引線通過第六個電阻R6和壓控振蕩器VCO的控制輸入連接；并且通過第二個電容C2和第十個電阻R10構成的串聯電路和第二個運算放大器OP2的反相輸入連接。第二個運算放大器OP2的同相輸入通過由第十一個電阻R11和第三個電容C3構成的串聯電路和參考電位連接，此外選擇地通過第13個電阻R13和第一個運算放大器OP1的輸出連接。附加的，第二個運算放大器OP2的同相輸入通過第十四個電阻R14連接到鑒頻器FD，它的反相輸入通過第十五個電阻R15連結到鑒頻器FD所屬的輸出端。鑒頻器FD在它的輸出端產生信號，信號相當于接收到的數據信號的時鐘頻率和本地產生的時鐘頻率間的頻率差，此外附加的通過第13個電阻在頻率控制環和鎖相環間建立產生一個聯系，通過這聯系，在微小的頻率差時，實現象圖3中裝置一樣的調整。
當在目前的實施例中，從以下事實出發通過組合再生器部件PDM中包含的D觸發器和異或門EXOR實現了鑒相器或相位檢波器。當在D觸發器中采樣數據信號時，在下面方式的鑒相器的輸出上出現了一個干擾頻譜這種鑒相器可以導致壓控振蕩器VCO不需要的相位調制，并且因此導致在輸出的數據信號中相位抖動增加。因此，現在圖5說明一個根據本發明的時鐘和數據再生裝置，這種裝置包括一個補償抖動的鑒相器。再次從圖5中再生器部件PDM出發，異或門EXOR的輸入或者直接或者通過第四個和第五個D觸發器連接到在再生器部件PDM的第二個和第三個信號輸出D2、D3。在根據圖5的電路中，再生器部件PDM的第一個和第二個數據輸出D1、D2和附加的異或門ZXOR的輸入連接，異或門ZXOR的輸出和商業上通用的模擬復用器AMUX的輸入連結。這個模擬復用器的另一個輸入和參考電位連接，而控制輸入連接到發生器G的輸出，發生器G例如在100MHz的頻率上振蕩，該頻率幾倍低于再生數據信號位率。模擬復用器AMUX的輸出表示同相的鑒相器輸出，異或門EXOR的輸出表示反相的鑒相器輸出，兩個輸出端可以直接地或通過電阻和圖3中第一個運算放大器OP1的同相和反相輸入連結。發生器G的輸出附加連結到移相器dt的時鐘輸入，移相器dt的信號輸入和鎖相環的壓控振蕩器VCO的輸出連接。此外這個輸出象以前一樣和再生器部件PDM的延遲節T的輸入相連。移相器dt的輸出連結到再生器部件PDM的第三個D觸發器DF3的時鐘輸入。在模擬復用器AMX的輸出和同相的鑒相器輸出PDA的連接中以及在異或門EXOR的輸出與反相的鑒相器輸出PDA間的連接中，附加插入低通濾波器，以抑制高頻率數據信號和干擾信號的剩余部分。
在根據圖5的裝置中，使用兩種方法抑制了干擾信號，其中在第一個辦法中模擬干擾信號并且將模擬信號與源干擾信號反相結合，因此最后補償源干擾信號。此外在第二個辦法中例如100MHz的高頻振蕩分別反相地輸入到鑒相器的兩個反相的時鐘輸入，構成差分時鐘輸入，并因此對作用在第三個D觸發器的時鐘信號的相位調制，通過這種相位調制，抑制干擾信號。通過對作用在第三個D觸發器DF3上時鐘信號的相位調制，在發生器G輸出信號的半個周期期間，第二個和第三個D觸發器觸發數據信號的同一位，那么異或門EXOR趨于零電平。在另半個周期內，第一個、第三個D觸發器DF1、DF3觸發同一位，因此在異或門EXOR和附屬的異或門ZXOR上出現相同信號。如果，異或門EXOR的輸出信號到零，那么模擬復用器AMUX同樣置零。在理想狀態下，在異或門EXOR的兩個輸出上形成相同的信號，在進一步處理中，另外通過反相加法補償該信號。
權利要求
1.特別用于吉位速率數字信號的時鐘和數據再生裝置，其中若干個D觸發器的D輸入連接到一個數據輸入，并且收到相位相對位移的時鐘信號，其特征在于，包含在再生器部件(PDM)中的第一個、第二個和第三個D觸發器(DF1、DF2、DF3)的D輸入和數據輸入(Din)連接，它們的輸出和再生器部件PDM相關的輸出(D1、D2、D3)連接；第二個、第三個D觸發器(DF2、DF3)的輸出和異或門(EXOR)相關輸入連接，異或門的輸出通過一個低通濾波器(TPF)和壓控振蕩器(VCO)的控制輸入連接，壓控振蕩器(VCO)的輸出直接和第三個D觸發器(DF3)的時鐘輸入(C3)連接并且和包含在再生器部件(PDM)中的延遲節(T)的輸入連接，延遲節具有相當于輸入信號的半個周期的延遲；延遲節(T)的第一個輸出和第二個D觸發器(DF2)的時鐘輸入(C2)連接，延遲節(T)的反相輸出和第一個D觸發器(DF1)的時鐘輸入(C1)連接。
2.根據權利要求1的電路裝置，其特征在于，在第二個和第三個D觸發器(DF2、DF3)的輸出與異或門(EXOR)的輸入的連接中，分別插入另外的、使用壓控振蕩器(VCO)的輸出信號同步的第四個和第五個D觸發器(DF4、DF5)。
3.根據權利要求1或2的裝置，其特征在于，比較電路級(OP2)的一個輸入直接或通過低通濾波器(TPF)和異或門(EXOR)的輸出連接，比較電路級(OP2)從鑒相器輸出信號和參考電壓中產生一個用于壓控振蕩器(VCO)的附加控制信號。
4.根據權利要求3的裝置，其特征在于，異或門(EXOR)的輸出通過一個有源環形濾波器和壓控振蕩器(VCO)的控制輸入連接，并且這時異或門(EXOR)的輸出通過第一個電阻(R1)和第一個運算放大器(OP1)的反相輸入連接，運算放大器(OP1)的同相輸入連接到參考電壓源(VR)；第一個運算放大器的輸出一方面通過第一個電容(C1)和第二個電阻(R2)構成的串聯電路和它的反相輸入連接，另一方面通過第三個和第四個電阻(R3、R4)構成的串聯電路連接到參考電位；在第三個和第四個電阻(R3、R4)連接點上，連接第五個電阻(R5)，第五個電阻(R5)的另一端引線和壓控振蕩器(VCO)的控制輸入連接；含有第二個運算放大器(OP2)，它的同相輸入通過第三個電容(C3)和第十一個電阻(R11)構成的串聯電路與參考電位連接；這個同相輸入此外通過第四個電容(C4)和參考電位連接，并通過第十三個電阻(R13)和第一個運算放大器(OP1)的輸出連接；第二個運算放大器(OP2)的反相輸入通過第九個電阻(R9)連接到可調節電壓源(VRV)，并通過第十個電阻(R10)和第二個電容(C2)構成的串聯電路連接到第二個運算放大器的輸出；這條輸出引線通過第七個和第八個電阻(R7、R8)構成的串聯電路和參考電位連接，并且在第七個和第八個電阻(R7、R8)的連接節點上連接第六個電阻(R6)，第六個電阻(R6)的另一條引線引到壓控振蕩器(VCO)的控制電壓輸入；這個控制電壓輸入端通過第十二個電阻(R12)連接到電壓源(U0)；第二個運算放大器(OP2)的輸出和窗口比較器(FK)的輸入連接，窗口比較器(FK)包含兩個并聯連接的具有不同門限電壓的比較器；窗口比較器(FK)的輸出通過二級管(D)和第十四個電阻(R14)構成的串聯電路和第一個運算放大器的反相輸入連接。
5.根據權利要求1、2或3的裝置，其特征在于，第二個和第三個D觸發器的D輸出(D2、D3)選擇地直接或通過第四個和第五個D觸發器(DF4、DF5)連接到異或門(EXOR)的輸入；異或門(EXOR)的輸出通過借助于第一個運算放大器(OP1)構成的有源環形濾波器連接到壓控振蕩器(VCO)的控制電壓輸入；第二個運算放大器(OP2)的同相輸入通過第十一個電阻(R11)和第三個電阻(C3)連接到參考電位，并且可以選擇地通過第十三個電阻(R13)連接到第一個運算放大器(OP1)的輸出；第二個運算放大器(OP2)的反相輸入通過第二個電容(C2)和第十個電阻(R10)構成的串聯電路連接到第二個運算放大器的輸出并且它通過第七個電阻(R7)和壓控振蕩器(VCO)的控制電壓輸入相連；含有一個鑒頻器(FD)，鑒頻器(FD)的輸入和數據輸入(Din)連接，它的輸出分別通過第十四個或第十五個電阻(R14、R15)和第二個運算放大器(OP2)的反相輸入和同相輸入連接。
6.根據權利要求1或2的裝置，其特征在于，含有一個附加的異或門(ZXOR)，它的兩個輸入分別和再生器部件(PDM)的第一個和第二個數據輸出(D1、D2)連接，附加異或門(ZXOR)的輸出和模擬復用器(AMUX)的輸入連接，模擬復用器(AMUX)的另一個輸入與參考電位相連，它的時鐘輸入和發生器(G)的輸出連接，并且模擬復用器(AMUX)的輸出是同相鑒相器輸出(PDA)；異或門(EXOR)的輸出是反相的鑒相器輸出(PDA)；發生器(G)在大約相當于再生數據信號的時鐘頻率百分之一的頻率上振蕩，發生器(G)的輸出和移相器(bt)的控制輸入連接，移相器(bt)的信號輸入和鎖相環的壓控振蕩器(VCO)的輸出相連，并且移相器的輸出和第三個D觸發器(DF3)的時鐘輸入連接；壓控振蕩器(VCO)的輸出和延遲節(T)的信號輸入相連。
全文摘要
當使用吉位速率傳輸數字信號時,臨界路徑長度很小,以致于當一般的時鐘恢復電路中,使用時鐘相位和數據相位間的相位抖動在數量級上估算十分短的位長度。因此建議一種時鐘和數據再生器,該再生器僅包括三個在輸入一側并聯的D觸發器和一個延遲節,輸入信號的高的位率被輸入到上述電路,而同時通過作為2∶1設計的分配器,所有其他模塊處理較低的時鐘速率或數據速率。為擴大捕獲范圍,改進包括一個具有串聯的窗口鑒相器或鑒頻器的頻率控制環。
文檔編號H04J3/04GK1193434SQ96196386
公開日1998年9月16日 申請日期1996年6月18日 優先權日1995年6月26日
發明者W·茲爾瓦斯 申請人:西門子公司