專利名稱：依據運算求相位的qpsk解調裝置的制作方法
技術領域：
本發明涉及QPSK解調裝置，特別地，涉及在解調接收信號時根據接收信號依據運算求相位的QPSK解調裝置。
以往在移動通信、衛星通信、移動衛星通信等中的系統內，采用把QPSK(Quadrature Phase Shift Keying)用作解調方式的解調裝置。作為QPSK解調方式，一般已經知道這是把接收信號正交變換為同相成分(I路)和正交成分Q路后進行相位變換，根據其相位變換了的相位數據依據最大似然序列推斷進行解調的方式。
圖5是采用了該QPSK解調方式的現有QPSK解調裝置的結構框圖。現有的QPSK解調裝置包括把來自輸入端于2的接收信號變換為同相成分(I路)和正交成分(Q路)的正交變換器4、取樣、量化正交變換后的信號的A/D變換器6、把I路、Q路的組合變換為地址的地址譯碼器8、預先存儲了I路、Q路的基帶信號全部組合的TAN-1(Q/I)值的TAN-1用ROM10依據最大似然序列推斷把相位變換了的接收信號的相位進行QPSK解調并從輸出端子14輸出信號的最大似然序列推斷電路12。
下面，說明現有裝置中的操作。
從輸入端子2獲取的接收信號通過正交變換器4和A/D變換器6變換為I路和Q路的基帶信號后，由地址譯碼器8變換為TAN-1用ROM10用的地址。TAN-1用ROM10對I路、Q路的基帶信號的值I及Q的全部組合存儲著TAN-1(Q/I)的值。從而，現有QPSK解調裝置通過從TAN-1用ROM10取出對應于變換地址的數據作為相位數據進行相位變換。最大似然序列推斷電路12根據輸入的相位數據進行最大似然序列推斷來實施基于QPSK方式的解調。這樣獲得的QPSK解調信號從輸出端子14輸出。
然而，在現有裝置中為進行相位變換，必須把I路、Q路的基帶信號值全部組合的對應TAN-1(Q/I)值在TAN-1ROM中存儲，因而存在不能實現裝置小型化且價格高的問題。例如，若以正負8比特精度(-128～127)表示I路、Q路的基帶信號、正8比特精度(0～255)表示相位、用1字節表示TAN-1(Q/I)的值，則由于有I路、Q路各個基帶信號可能取值數28的全部組合，因而必須有最低限度65536(＝28×28)字節存儲容量的TAN-1ROM。
本發明是為解決以上問題而產生的，其目的在于提供通過把所需TAN-1用ROM的存儲容量抑制為最小限度以謀求裝置的小型化且低價格化的QPSK解調裝置。
為達到上述目的，有關本發明第1方面的QPSK裝置，其特征在于在把接收信號正交變換為同相成分(I路)和正交成分(Q路)后進行相位變換，根據其變換了的相位數據進行解調的QPSK解調裝置中，使I路及Q路基帶信號的值的近似于I-Q路正交坐標中線段上的值，根據對應于其近似線段的相位運算數據得到相位數據。
另外，有關本發明第2方面的特征在于在上述第1發明中，把相位取正N比特精度時，使I路及Q路基帶信號的值近似于以Q＝(n/2N-3)I、n＝0、1、2……、2N-3表示的(2N-3＋1)條線段上最接近的值。
即，以往需要對應于I-Q路正交坐標中網格點全部值的相位數據，而本發明通過使網格點上的值近似于以上述公式表示的(2N-3＋1)條線段上最接近的值并且僅存儲對應于其近似線段的相位運算數據，能夠大幅度地削減為求相位數據而預先存儲的數據。例如，相位取正(N＝)8比特精度的情況下，在現有技術中，需要預先存儲對應于65536個網格點的全部數據，而本發明中成為可以僅預存對應于(28-3＋1＝)33條線段的數據。
另外，有關本發明的第3方面的特征在于在把接收信號正交變換為同相成分(I路)和正交成分(Q路)后進行相位變換，根據其變換了的相位數據進行解調的QPSK解調裝置中，具有進行I路及Q路基帶信號的地址變換的地址變換裝置，使相位運算數據對應于由上述地址變換裝置變換了的各個地址并保持相位運算數據的存儲裝置、對于由上述地址變換裝置變換了的地址所特定了的相位運算數據，通過實施對應于I路及Q路基帶信號的大小關系的預定運算求相位數據的運算電路。
另外，有關本發明的第4方面的特征在于在上述本發明的第3方面中，上述運算電路對于上述相位運算數據，依據I路及Q路各基帶信號值I、Q的正負以及上述各基帶信號絕對值|I|、|Q|的大小，使用下列算式中的某一個求相位數據(P)。
P＝相位運算數據 I≥0、Q≥0、|I|≥|Q|P＝π/2－相位運算數據I＞0、Q≥0、|I|＜|Q|P＝π/2＋相位運算數據I≤0、Q＞0、|I|＜|Q|P＝π－相位運算數據 I≤0、Q＞0、|I|≥|Q|P＝π＋相位運算數據 I＜0、Q≤0、|I|≥|Q|P＝3π/2－相位運算數據 I＜0、Q≤0、|I|＜|Q|P＝3π/2＋相位運算數據 I≥0、Q＜0、|I|＜|Q|P＝2π－相位運算數據 I≥0、Q＜0、|I|≥|Q|進而，有關本發明第5方面的特征在于在上述本發明的第3方面中，上述地址變換裝置在取相位為正N比特精度時，以I路及Q路各基帶信號絕對值的較大一方除較小一方并把由此得到的絕對值之比擴大2N-3倍后取整變換為地址。
在上述第3至第5發明中，根據使上述基帶信號的值I、Q近似于I－Q通道正交坐標中線段上的值的原理而作用。從而，存儲裝置由于可以僅保持對應于上述線段的相位運算用數據，因此能夠大幅度削減存儲容量。
圖1是示出與本發明有關的QPSK解調裝置一個實施例的結構框圖。
圖2是示出用于表示相位取正8比特精度的情況下I通道及Q通道基帶信號值的I-Q正交坐標的坐標圖，用于說明本實施例的原理。
圖3是示出本實施例中解調處理的流程圖。
圖4是示出在本實施例中，相位取正8比特精度時TAN-1用ROM中的地址與相位運算數據對應關系的說明圖。
圖5是示出現有QPSK解調裝置的結構框圖。
以下，根據
本發明的優選實施例。
圖1是示出與本發明有關的QPSK解調裝置的一個實施例的結構框圖。另外，在和以往相同的要素上標注相同的符號。在本實施例中的QPSK解調裝置中，把來自輸入端子2的接收信號變換為同相成分(I路)和正交成分(Q路)的正交變換器4、取樣量化正交變換后的信號的A/D變換器6、依據最大似然序列推斷把相位變換了的接收信號的相位數據進行QPSK解調并從輸出端子14輸出信號的最大似然序列推斷電路12，可以是和以往相同的結構，本實施例中的QPSK解調裝置具有進行I路及Q路基帶信號地址變換的作為地址變換裝置的地址譯碼器18、使相位運算數據對應于由地址譯碼器18變換了的各個地址并保存的作為存儲裝置的TAN-1用ROM20、對于對應于由地址譯碼器18變換了地址的、包含于TAN-1用ROM20中的相位運算數據，通過實施對應于I路及Q路基帶信號的大小關系的預定運算求相位數據的運算電路22。
首先，說明本實施例的原理。另外，在以下的說明中，設以正負8比特精度(-128～127)表示I路、Q路的基帶信號，以正8比特精度(0～255)表示相位，還有，各數據以1字節表示。
圖2是示出用于表示相位為正8比特精度時I路及Q路基帶信號值的I-Q正交坐標的坐標圖。由于各基帶信號是正負8比特精度，因此能夠分別取-128≤I≤127、-128≤Q≤127的值。在現有技術中，因為需要所有組合的相位數據，因此，對應于由I、Q的值形成的網格點的全部個數即65536(＝28×28)個點的相位數據都必不可少。故，需要最低限度65536字節存儲容量的TAN-1用ROM。
在本實施例中，特征在于使I路及Q路的基帶信號的值近似于I-Q路正交坐標中預定線段上最接近的值。即，不是使其具有對應于各個網格點的相位數據，而是使其具有對應于線段的數據。該線段在以原點為中心的0～45度范圍內做成，把相位取為正N比特精度時，做成以原點為中心的、用Q＝(n/2N-3)I，n＝0，1，2，……2N-3表示的(2N-3＋1)條線段。圖4表示在正8比特精度時，設定了Q＝nI/32，(n＝0，1，2，……32)的33條線段。從而，I-Q坐標上基帶信號的值(I，Q)被近似為某條線段上最接近的值。
然而，需要如上述那樣用包含在0～45度(360度的2-3)范圍內的線段上的值表示以原點為中心分散在360度內的基帶信號的值。這時進行如下的處理，即，在地址譯碼器18中用基帶信號I、Q的絕對值較大的一方除較小的一方，再把由此得到的絕對值之比擴大32(＝28-3)倍后取整。該取整結果得到的值是地址。
這樣，由于I-Q坐標上全部網格點的值近似于33條中某線段上的值，因此在本實施例中可以在TAN-1ROM20中僅保持對應于各線段的數據。對應于包含在該0～45度范圍內的線段的數據是相位運算數據。
而且，本實施例中，若得到對應于由地址譯碼器18求得的地址的相位運算數據，則根據該相位運算數據，從實際的基帶信號值I、Q求360度范圍內表示的相位數據。運算電路22依據為進行該處理而從A/D變換器6接收的基帶信號值I、Q的正負以及各基帶信號絕對值|I|、|Q|的大小，用后述的8個運算式中的某個求相位數據(P)。從運算式可知，各運算式對應于以I-Q坐標原點為起點按45度分割開的各個區域。
如上所述，在正8比特精度時，TAN-1用ROM的存儲容量在現有技術中需要65536字節，與此相對，在本實施例中，僅33字節即可滿足。這大約是1/2000的存儲容量。
另外，若假設相位是正9比特精度，則由于線段需要65(29-3＋1)條，因此TAN-1用ROM的存儲容量需要65字節。然而，由于在現有技術中需要262144(＝29×29)字節，故結果與現有技術相比，以大約1/4000的存儲容量即可滿足。其它相位比特精度的情況也同樣地能夠大幅度削減TAN-1用ROM20的存儲容量。
這樣，若依據本實施例，則能夠大幅度削減TAN-1用ROM20的存儲容量。即，由于能夠謀求TAN-1用ROM的小型化，因此能夠謀求裝置總體的小型化。
下面，根據圖3中示出的本實施例中解調處理的流程說明本實施例的動作。
從輸入端子2獲取的接收信號通過正交變換器4和A/D變換器6變換成I路及Q路的基帶信號(步驟101)。在本實施例中的地址譯碼器18如以下那樣進行I路及Q路基帶信號的地址變換(步驟102)。即，通過用I路及Q路各基帶信號絕對值|I|、|Q|中較大的一方除較小的一方求絕對值之比。把相位取正N比特精度時通過把該絕對值之比的值擴大2N-2倍進行整數化。地址譯碼器18按上述那樣把I路和Q路的基帶信號變換為地址。另外，本實施例中，各基帶信號的值I、Q都為0時，地址變換為0。
接著，運算電路22根據來自地址譯碼器18的地址得到相位運算數據(步驟103)。圖4是示出相位取正(N＝)8比特精度時在TAN- 1用ROM20中地址與相位運算數據對應關系的圖。可知，地址譯碼器18依據前述的處理，在相位正8比特精度時，變換為0～32值的地址。而且，在TAN-1用ROM20中，由于設定著相位運算數據并使這些數據對應于各個地址，因此，運算電路22從TAN-1用ROM中取出對應于從地址譯碼器18接收的地址的相位運算數據。
運算電路22對于按前述步驟得到的相位運算數據，通過實施對應于I路及Q路基帶信號大小關系的預定運算，計算出相位(步驟104)。這里所說的大小關系指的是I路及Q路各基帶信號的正負以及各基帶信號絕對值的大小。運算電路22能夠根據該大小關系，用下面所示的預定的不同運算式中的某一個求相位。
相位＝相位運算數據 I≥0、Q≥0、|I|≥|Q|相位＝π/2－相位運算數據I＞0、Q≥0、|I|＜|Q|相位＝π/2＋相位運算數據I≤0、Q＞0、|I|＜|Q|相位＝π－相位運算數據 I≤0、Q＞0、|I|≥|Q|相位＝π＋相位運算數據 I＜0、Q≤0、|I|≥|Q|相位＝3π/2－相位運算數據 I＜0、Q≤0、|I|＜|Q|相位＝3π/2＋相位運算數據 I≥0、Q＜0、|I|＜|Q|相位＝2π－相位運算數據 I≥0、Q＜0、|I|≥|Q|最大似然序列推斷電路12根據運算電路22求出的相位數據，通過進行最大似然序列推斷實施基于QPSK方式的解調(步驟105)。從輸出端子14輸出這樣得到的QPSK解調信號。
如上所述，在本實施例中，使I路及Q路的基帶信號值近似于I-Q路正交坐標中預定線段上的值，根據對應于各線段的相位運算數據計算出相位數據。于是，TAN-1用ROM20的存儲容量由于可以是對應于線段條數(2N-3＋1)的字節，因此能夠大幅度削減。這樣，通過能夠削減TAN-1用ROM20的存儲容量，可以降低裝置價格，還能夠謀求裝置總體的小型化。
權利要求
1.QPSK解調電路，其特征在于具有把接收信號正交變換為同相成分(I路)和正交成分(Q路)后進行相位變換的裝置；根據其變換了的相位進行解調的裝置，使I路及Q路的基帶信號的值近似于I-Q路正交坐標中線段上的值，根據對應于其近似線段的相位運算數據得到相位數據。
2.權利要求1中記述的QPSK解調裝置，其特征在于在相位取正N比特精度時，使I路及Q路的基帶信號的值近似于以Q＝(n/2N-3)I，n＝0，1，2，……2N-3表示的(2N-3＋1)條線段上最接近的值。
3.一種把接收信號正交變換為同相成分(I路)和正交成分(Q路)后進行相位變換，并根據相位變換了的相位數據進行解調的QPSK解調裝置，其特征在于具有進行I路及Q路基帶信號的地址變換的地址變換裝置；使相位運算數據對應于由上述地址變換裝置變換了的各個地址并進行保持的存儲裝置；對于由上述地址變換裝置變換了的地址所特定的相位運算數據，通過實施對應于I路及Q路基帶信號的大小關系的預定運算求相位數據的運算電路。
4.權利要求3中記述的QPSK解調裝置，其特征在于上述運算電路對于上述相位運算數據，依據I路及Q路各基帶信號值I、 Q的正負以及上述各基帶信號絕對值|I|、|Q|的大小，使用下面運算式中的某一個求相位數據(P)。P＝相位運算數據 I≥0、Q≥0、|I|≥|Q|P＝π/2－相位運算數據I＞0、Q≥0、|I|＜|Q|P＝π/2＋相位運算數據I≤0、Q＞0、|I|＜|Q|P＝π－相位運算數據 I≤0、Q＞0、|I|≥|Q|P＝π＋相位運算數據 I＜0、Q≤0、|I|≥|Q|P＝3π/2－相位運算數據I＜0、Q≤0、|I|＜|Q|P＝3π/2＋相位運算數據I≥0、Q＜0、|I|＜|Q|P＝2π－相位運算數據 I≥0、Q＜0、|I|≥|Q|
5.權利要求3中記述的QPSK解調裝置，其特征在于上述地址變換裝置在把相位為正N比特精度時，把用I路及Q路各基帶信號絕對值中較大一方除較小一方得到的絕對值之比擴大2N-3倍后進行整數化，由此變換為地址。
6.QPSK解調電路，其特征在于具有把來自輸入端子的接收信號變換為同相成分(I路)和正交成分(Q路)的正交變換裝置；取樣量化正交變換后信號的A/D變換裝置；進行I路及Q路基帶信號地址變換的地址變換裝置；使相位運算數據對應于由上述地址變換裝置變換了的各個地址并進行保持的存儲裝置；對于與由上述地址變換裝置變換了的地址相對應的、包含在上述存儲裝置中的相位運算數據，通過實施對應于I通道及Q通道基帶信號大小關系的預定運算，求相位數據的運算電路；依據最大似然序列推斷，QPSK解調被相位變換了的接收信號的相位數據并從輸出端子輸出信號的最大似然序列推斷電路。
7.權利要求6中記述的QPSK解調裝置，其特征在于上述運算電路對于上述相位運算數據，依據I路及Q路各基帶信號值I、Q的正負以及上述各基帶信號絕對值|I|、|Q|的大小，用以下運算式中的某一個求相位數據(P)。P＝相位運算數據 I≥0、 Q≥0、|I|≥|Q|P＝π/2－相位運算數據I＞0、 Q≥0、|I|＜|Q|P＝π/2＋相位運算數據I≤0、 Q＞0、|I|＜|Q|P＝π－相位運算數據 I≤0、 Q＞0、|I|≥|Q|P＝π＋相位運算數據 I＜0、 Q≤0、|I|≥|Q|P＝3π/2－相位運算數據 I＜0、 Q≤0、|I|＜|Q|P＝3π/2＋相位運算數據 I≥0、 Q＜0、|I|＜|Q|P＝2π－相位運算數據 I≥0、 Q＜0、|I|≥|Q|
8.權利要求6中記述的QPSK解調裝置，其特征在于上述地址變換裝置在把相位取為正N比特精度時，把用I路及Q路各基帶信號絕對值中較大一方除較小一方得到的絕對值之比擴大2N-3倍后進行整數化，由此變換為地址。
全文摘要
提供裝置小型化且低價格的QPSK解調裝置，具有TAN
文檔編號H04L27/22GK1148298SQ96111650
公開日1997年4月23日 申請日期1996年8月14日 優先權日1995年8月16日
發明者土井正幸 申請人:三菱電機株式會社