專利名稱：專用選呼解碼器綜合到控制器中的方法和裝置的制作方法
技術領域：
本發明涉及控制器，特別涉及把專用選呼解碼器綜合到在選呼接收機控制器中的方法和裝置。
選呼接收機是便攜通信設備，這在本領域是已知的，對于所有的便攜通信設備來說，希望選呼接收機尺寸小，而且具有長的電池壽命。為了減小選呼接收機的尺寸和增加其電池壽命，主要目標是減少選呼接收機的電氣元件數量。
目前，選呼接收機中使用兩個基本部件是解碼器和微控制器。解碼器典型地是一個專用的部件，在市場上可買到，它根據預定的協議解碼選呼信號。微控制器執行如下幾個功能，提供用戶接口、驅動LCD顯示和與該解碼器接口。這兩個部件由串行通信鏈路連接是設計小型選呼接收機的常規方法。
目前越來越需要更小的、更緊湊的選呼接收機。但是，這兩個部件的組合限制選呼接收機可減少的尺寸，而且限制電池壽命。將解碼器和微控制器綜合到單一半導體組件封裝之內可提供一個較小的解決方案。但是這個方案的主要困難是該解碼器和微控制器各在內部并行地傳送信息，而在外部該解碼器和微控制器常規地經過標準的串行接口如串行外圍接口(SPI)標準串行地通信。這產生幾個缺點，例如，要求在選呼接收機中可用于其它功能的微控制器輸入—輸出端口支持串行通信。這樣，單個芯片不能支承任何附加的功能。況且，微控制器對來話消息響應時間慢，這是因為要求幾次轉發，以使來自該解碼器的來話消息經過串行通信鏈路轉發到該微控制器。另一個例子是所需的軟件的數量和存儲用于控制該微控制器和該解碼器之間的串行通信的軟件的存儲器。尚且，在解碼器和微控制器中的雙份電路以支持串行通信。
據此，現在需要一種把解碼器和微控制器綜合到一個單一的半導體組件封裝內的裝置，它能提供附加功能的輸入和輸出微控制器管腳，減少對來話消息的響應時間，無需大量的存儲器和雙份解碼器和微控制器中的電路。
在以一種形式實現本發明的目的中，這里提供一種用于具有多個地址選呼接收機的控制器，其中，該選呼接收機接收具有多個地址之一和一個消息的選呼信號，該控制器包括一個微控制器，用于提供控制信息和多個地址，和用于檢索狀態信息、接收地址信息和該消息；一個存儲器，連接到該微控制器，用于存儲控制信息和從該微控制器來的多個地址，和用于存儲由該微控制器檢索的該狀態信息、接收地址信息和該消息；以及一個解碼器，用于從該存儲器檢索該控制信息，響應接收該選呼信號，根據該控制信息，用以接收和解碼該選呼信號，以便在接收和解碼該選呼信號時在該存儲器中存儲該狀態信息，響應檢測選呼信號中的多個地址之一，用以在該存儲器中存儲接收地址信息，和用以解碼并在該存儲器中存儲該消息。
圖1示出現有技術中公知的選呼接收機。
圖2示出根據本發明的優選實施例的選呼接收機。
圖3示出根據本發明的優選實施例的圖2中的選呼接收機的存儲器。
圖4示出根據本發明的優選實施例的圖2中的處理器操作詳細流程圖。
圖5示出根據本發明的優選實施例的圖2中的解碼器電路操作的詳細流程圖。
圖1示出現有技術中公知的用于接收和解碼選呼信號的選呼接收機100。選呼接收機100包括兩個基本部件，亦即一個串行解碼器芯片103和一個串行微控制器110芯片，每個芯片獨立設計以支持串行通信。解碼器103和微控制器110是市場上可買到的單獨封裝的半導體芯片，諸如串行外圍設備接口(SPI)標準，常規地由解碼器103和微控制器110芯片兩者的制造商采用。常規地，串行接口為解碼器和微控制器芯片的制造商和為選呼接收機制造商提供了一種經濟的和實用的接口。采用串行標準允許選呼接收機的制造商方便地連接來自不同芯片制造商的微控制器和解碼器芯片。而且，對于半導體芯片的制造商來說，串行接口是希望的，因為它要求少量的管腳，這導致裝費用較低。解碼器103包括解碼器電路104，耦合到接收機電路102；電池節省器105，耦合到解碼器電路104和接收機電路102；消息存儲器106，它耦合到解碼器電路104和串行通信接口107；以及該串行通信接口電路107，也耦合到解碼器電路104。微控制器110包括只讀存儲器(ROM)111、輸入/輸出端口113、顯示驅動器121、消息存儲器122、定時控制器124和串行通信接口109，都耦合到處理器114。另外，處理器114耦合到用戶控制器115、碼插入器112和提示器116，串行通信接口109耦合到消息存儲器122，而顯示驅動器耦合到顯示器120。微控制器110和解碼器103經過串行通信接口109、串行通信鏈路108和串行通信接口107進行通信，從這一點看，它們集總地稱為“串行總線”。微控制器110控制選呼接收機100的工作。這是通過由來自定時控制器124的定時輸入驅動的處理器114執行存儲在ROM111中的預定指令實現的。在選呼接收機100接收選呼信號之前，例如在選呼接收機100的電源接通之后或在復位之后，處理器114開始或準備該選呼接收機用于接收和解碼該選呼信號。在初始化期間，處理器114從ROM111檢索控制信號并且從碼插入器112檢索該選呼接收機的信號地址，以及經過該串行總線把檢索的控制信息和檢索的選呼地址發送到解碼器電路104。該控制信息偏程解碼器電路104，而選呼地址被存儲在解碼器電路104中。當接收機電路102經過天線101接收調制在射頻載波的選呼信號時，由接收機電路102解調接收的選呼信號和提供給解碼器電路104。解碼器電路104接收并根據由處理器114提供的控制信息解碼從接收機電路102來的選呼信號。當解碼該接收的選呼信號時，解碼器電路104檢測在接收的選呼信號中從碼插入器112提供的至少一個地址時，解碼器電路104繼續解碼與該檢測地址有關的選呼信號中的消息，和在消息存儲器106中存儲檢測的消息。當接收和解碼該選呼信號時，解碼器電路104經過該串行總線把狀態信息傳送到處理器114。響應接收該狀態信息，處理器114可把附加的控制信息發送到解碼器電路104。另一種可替代的方案是，根據從處理器114提供的控制信息，在該狀態信息指示預定條件時，解碼器103可產生一個或多個中斷。該中斷經過解碼器104的一個專用輸出端發送到微控制器110的I/O端口113，因此，使用微控制器110的有限I/O端口。響應接收該中斷，處理器114從解碼器電路104得到該狀態信息，并且根據從狀態寄存器315檢索的狀態信息，繼續處理接收的選呼信號。當接收和解碼該選呼信號時，在處理器114與解碼器電路104之間經過該串行總線發生控制信息和狀態信息的幾次傳輸。這使處理器114花費其處理資源的主要部分服務于串行通信接口109。結果，存儲在消息存儲器中的消息經過該串行總線傳送到微控制器110并存儲在消息存儲器122中。然后處理器114激活提示器116，并且響應檢測經過用戶控制器115的用戶輸入，處理器114把從消息存儲器122來的消息提供到該消息的用戶的顯示驅動器121。另外，解碼器電路104也經過該串行總線把接收地址信息傳送到處理器114，其中接收地址信息指示從碼插入器112提供的哪一個地址在選呼信號中被檢測。當接收的選呼信號不包括從碼插入器122提供的任何地址時，解碼器電路104還提供一個輸入到電池節省器105。響應從解碼器電路104的輸入，電池節省器105把節電器信號傳送到接收機電路102，使得接收機電路102減少其電流消耗，因而節省電源。
從上文的敘述可知，在該解碼器芯片和微控制器芯片之間傳送大量的信息，雖然這些芯片在內部并行地傳送信息，但在外部它們相當慢地串行地傳送信息。于是，該解碼器和微控制器之間串行通信大大地限制選呼接收機的性能。第二個缺點是，該微控制器對來話消息的響應時間。這是因為接收的消息以串行的比特流經過該串行總線從該解碼器傳送到該微控制器。第三個缺點是，所需的軟件以及存儲該附加軟件的存儲器，用以控制在串行總線上信息的串行傳送。第四個缺點是，在該解碼器和該微控制器中電路的雙份以支持該串行總線，諸如消息存儲器。第五個缺點是，要求在該選呼接收機中可用作其它功能的該微控制器的輸入—輸出端口支持串行通信，諸如符號交換和用于從該解碼器接收中斷，因此，I/O端口不能支持選呼接收機中的其它功能。
圖2示出本發明的優選實施例，圖中示出選呼接收機200包括控制器210，耦合到接收機電路102，接收機電路102，被連接用以接收來自天線101的射頻信號；用戶控制器115；碼插入器112；提示器116和顯示器120。控制器210包括三個部分，即解碼器240、存儲器220和微控制器250。解碼器240包括耦合到接收機電路102的解碼器電路104和電池節省器105。微控制器250包括一個處理器114，連接到只讀存儲器111、輸入—輸出端口113、用戶控制器115、定時控制器124、顯示驅動器121和提示器116。存儲器220分別經過并行總線230和235耦合到微控制器250中的處理器114和解碼器240中的解碼器電路104。中斷邏輯電路225耦合到存儲220和處理器114。在本發明的優選的實施例中，控制器210包括提供解碼器電路104和電池節省器105的一個現用的解碼器芯片，和一個微控制器芯片，它基本上類似于現有技術的芯片，經過存儲器220接口，綜合到一個單一半導體組件封裝中。
圖3示出存儲器220，它包括幾個寄存器地址寄存器305、控制寄存器310、狀態寄存器315、消息寄存器320和接收地址信息寄存器325。在優選的實施例中，存儲器220中的寄存器是雙端口寄存器，它支持由解碼器電路104和處理器114的同時接入。在選呼接收機200接收選呼信號之前，如選呼接收機220開啟或復位時，地址寄存器310用于存儲從碼插入器112來的由處理器114提供的選呼接收機200的地址。控制寄存器310用于存儲從處理器114來的控制信息，在控制寄存器310中存儲之前處理器114從ROM111檢索該控制信息。解碼器電路104接收選呼信號和根據存儲在控制寄存器310中的控制信息解碼選呼信號。狀態寄存器315用于存儲從解碼器電路104來的狀態信息，處理器114檢索狀態信息，確定在接收和解碼選呼信號時解碼器電路104的狀態。接收地址信息寄存器325用于存儲從解碼器電路104來的接收地址信息，響應從狀態寄存器315來的、指示存儲在地址寄存器305中存儲至少一個地址在選呼信號中被檢測，處理器114檢索接收地址信息。而消息寄存器320用于存儲從解碼器電路104來的消息，解碼器電路104響應檢測存儲在地址寄存器305中并與在選呼信號中的解碼消息相關的至少一個地址，解碼和存儲在消息寄存器320中的消息。
鑒此，一個存儲器經過并行總線接到串行通信解碼器和串行通信微控制器，有利地接口該解碼器和該微控制器，并且提供更快的通信，克服現有技術的慢串行通信的限制。
圖4示出在控制器210的微控制器250中的處理器114操作的詳細流程圖。處理器114的操作過程從碼插入器112檢索選呼接收機200的地址并從ROM111檢索控制信息。然后在步驟405，處理器114在地址寄存器305中存儲檢索的地址，和在控制寄存器310中存儲檢索的控制信息。隨后，在步驟410，處理器114從狀態寄存器315檢索(410)狀態信息，它表明在接收選呼信號和根據存儲在控制寄存器310中的存儲的控制信息解碼選呼信號時解碼器電路104的狀態。當檢索狀態信息指示存儲在地址寄存器305中的至少一個地址在選呼信號中被檢測時，在步驟420，處理器114檢索來自接收地址信息寄存器325的地址信息，確定存儲在地址寄存器305中的地址的哪一個特定地址被檢測。處理器114還提供一個輸出給提示器116，通知用戶已經收到與檢測的地址有關的消息并且存儲在地址寄存器305中。隨后，在步驟425，響應接收從用戶控制器115來的輸入，處理器114從消息寄存器320檢索該消息。處理器114提供檢索的消息給顯示驅動器121，由顯示器120給用戶顯示。在步驟425檢索從消息寄存器320來的消息之后，處理器114返回到步驟410檢索在狀態寄存器315中的狀態信息，并且如上所述的該過程繼續進行。尚且，當該檢索狀態信息未指示存儲在地址寄存器305中的地址至少一個地址在接收的選呼信號中被檢測時，處理器114返回到步驟410檢索在狀態寄存器315中的狀態信息和如上所述的該過程繼續進行。在本發明的優選實施例中，配置中斷邏輯255以便根據存儲在控制信息寄存器310中的控制信息產生一個或幾個中斷給處理器114。處理器114在接收該中斷時，從狀態寄存器315檢索該狀態信息，并且根據所檢索的狀態信息繼續處理。另外，當接收和解碼選呼信號時，處理器114和解碼器電路104經過存儲器220重復地交換控制信息和狀態信息。但是，因信息是經過并行總線230和235傳送的，故本發明有利地更快地傳送信息并要求最少的處理器資源控制該通信，使處理器資源空閑以提供其它的特性和功能給選呼接收機。
圖5示出解碼器電路104操作詳細的流程圖。在步驟505，解碼器電路104通過從控制寄存器310檢索控制信息而開始工作，解碼器電路104接收選呼信號和根據檢索的控制信息解碼來自接收機電路的選呼信號。在步驟510，當解碼器電路104在接收的選呼信號中檢測存儲在地址寄存器305中的至少一個地址時，在步驟515，解碼器電路104在狀態寄存器315中存儲狀態信息，指示在狀態寄存器315中的檢測。請注意，在地址寄存器305中存儲地址以便于檢測在上面敘述了。但是，當解碼器電路104未檢測在接收的選呼信號中存儲在地址寄存器305中的至少一個地址時，當接收和解碼隨后的選呼信號時，解碼器電路104返回到檢測地址。在檢測步驟510和存儲步驟515之后，在步驟520，解碼器電路104在接收地址信息寄存器325中存儲接收地址信息，指示存儲在地址寄存器305中存儲的地址的該特定地址，它在接收的選呼信號中已被檢測。檢測之后，在步驟525，在接收和解碼隨后的選呼信號時返回到檢測地址之前，解碼器電路104在消息寄存器320中存儲從接收的選呼信號解碼和與檢測的地址有關的消息。
根據本發明，在市場上容易買到的串行選呼解碼器和微控制器可有利地綜合到一個單一半導體組件封裝中，提供在選接收機中使用的經濟且緊湊的控制器。這是利用并行總線將該解碼器和微控制器耦合到多個雙端口寄器實現的。利用并行通信，該解碼器、該存儲器和該微控制器之間的信息有利地以比現有技術的串行通信更高的速度通信，因此克服了其限制。另外，由于本發明使用市場上可買到的解碼器和微控制器，二者具有市場上證明的質量和可靠性等級，本發明提供了一種控制器，用于具有基本上類似的質量和可靠性的選呼接收機。而且，本發明得到在一個單一的組件封裝中的一個控制器，可以經濟地、方便地和可靠地由選呼接收機制造商包含在它們的選呼接收機中。
據此，本發明把一個解碼器和一個微控制器綜合到一個單一的半導體封裝中，它提供選呼接收機中的附加功能的輸入和輸出微控制器管腳，減少對來話消息的響應時間，無需大量的存儲器和無需在該解碼器和微控制器中的雙份電路。
權利要求
1.一種用于選呼接收機的控制器，該選呼接收機具有多個地址并接收具有多個地址之一和一個消息的選呼信號，其特征在于，該控制器包括一個微控制器，用于提供控制信息和多個地址，和用于檢索狀態信息、接收地址信息和該消息；一個存儲器，連接到該微控制器，用于存儲從該微控制器來的控制信息和多個地址，和用于存儲由該微控制器檢索的狀態信息、接收地址信息以及該消息；和一個解碼器，用于從該存儲器檢索控制信息，用于接收選呼信號并響應接收該選呼信號根據該控制信息解碼該選呼信號，用于在接收和解碼該選呼信號時在存儲器中存儲該狀態信息，用于響應檢測該選呼信號中的多個地址之一在該存儲器中存儲該接收地址信息，和用于存儲和在該存儲器中存儲該消息。
2.權利要求1的控制器，其特征在于，存儲包括可由該微控制器和該解碼器同時存取的多個寄存器。
3.權利要求2的控制器，其特征在于，多個寄存器包括一個控制寄存器，用于存儲該控制信息；一個地址寄存器，用于存儲該選呼地址；一個狀態寄存器，用于存儲該狀態信息；一個接收地址信息寄存器，用于存儲該接收地址信息；和一個消息寄存器，用于存儲該消息。
4.權利要求2的控制器，其特征在于，多個寄存器包括多個雙端口寄存器。
5.根據權利要求1的控制器，其特征在于該解碼器、該微控制器和該存儲器連接到一條并行通信總線，用于傳送多個地址、該控制信息、該狀態信息、該接收地址信息和該消息。
6.根據權利要求1的控制器，其特征在于，進一步包括中斷邏輯，用于接收從該存儲器來的預定輸入，和用于在收到該預定輸入時發送一個中斷到該微控制器。
7.根據權利要求1的控制器，其特征在于，微控制器進一步包括一個只讀存儲器，用于存儲確定該微控制器的工作的預定的指令；輸入—輸出端口，用于可操作地連接該處理器到其它電路；用戶控制器，提供用戶輸入給該處理器；一個碼插入器，用于非易失的存儲多個地址；定時控制器，用于提供定時信號給該處理器；一個顯示驅動器，用于接收來自該處理器的信息和提供該信息給該顯示器以便對用戶顯示；到提示器的一個輸出，當該消息存儲在該存儲器的消息寄存器時提醒用戶。
8.根據權利要求1的控制器，其特征在于，解碼器包括解碼器電路，用于從該存儲器檢索控制信息，用于接收選呼信號并響應從接收機電路接收該選呼信號和根據該控制信息解碼該選呼信號，用于在接收和解碼該選呼信號時在該存儲器中存儲該狀態信息，用于響應檢測該選呼信號中多個地址之一在該存儲器中存儲該接收地址信息，和用于解以及在該存儲器中存儲該消息；和一個電池節省器，用于從該解碼器電路接收輸入和響應提供一個輸出給該接收機電路使得該接收機電路減少電流消耗。
9.一種裝置，耦合到在具有多個地址的選呼接收機中的一個解碼器和一個微控制器，該選呼接收機接收具有多個地址之一和一個消息的選呼信號，其特征在于，該裝置包括多個地址寄存器，在該解碼器接收該選呼信號之前存儲該選呼接收機的多個地址；多個控制寄存器，用于存儲來自該微控制器的控制信息，該解碼器接收和根據在檢索之后的控制信息解碼該選呼信號；至少一個狀態寄存器，用于存儲來自該解碼器的狀態信息，該微控制器檢索該狀態信息以便在接收和解碼該選呼信號時確定該解碼器的狀態；至少一個接收地址信息寄存器，用于存儲來自該解碼器的接收地址信息，響應指示多個地址之一在該選呼信號中被檢測的接收狀態信息，該微控制器檢索該接收地址信息；和一個消息寄存器，用于存儲來自該解碼器的消息，響應接收用戶輸入，該微控制器檢索顯示用于被顯示的存儲消息的該消息。
10.根據權利要求9的裝置，其特征在于，進一步包括中斷邏輯電路，用于從權利要求9的多個寄存器接收預定的輸入，和在收到該預定輸入時用于發送中斷給該微控制器。
11.根據權利要求9的裝置，其特征在于，多個寄存器，包括雙端口寄存器，用于由該解碼器和該微控制器同時存取。
12.一種在具有多個地址的選呼接收機中在處理器中用于接口解碼器的方法，其中該解碼器和該處理器連接到一個存儲器，和其中該解碼器解碼由該選呼接收機接收的選呼信號，和其中該處理器控制該解碼器的工作，解碼該選呼信號，其特征在于，該方法包括以下步驟(a)在該存儲器中存儲該選呼接收機的多個地址和控制信息；(b)從該存儲器檢索狀態信息；(c)響應該索的狀態信息，從該存儲器中檢索地址信息，指示根據該控制信息在接收和解碼該選呼信號時多個地址之一由該解碼器檢測；和(d)響應接收用于被顯示的該消息的用戶輸入，從該存儲器檢索消息。
13.在具有多個地址的選呼接收機中在一個解碼器中用于接口到一個處理器的方法，其中該解碼器和該處理器連接到一個存儲器，和其中該解碼器解碼由該選呼接收機接收的選呼信號，和其中該處理控制該解碼器的工作，其特征在于，該方法包括以下步驟(a)從該存儲器檢索控制信息；(b)當根據該檢索的控制信息接收和解碼該選呼信號時在該存儲器中存儲狀態信息；(c)響應檢測存儲在該存儲器中、在解碼的選呼信號中的多個地址之一，在該存儲器中存儲接收地址信息；和(d)響應解碼與該選呼信號中檢測的多個地址之一相關的該消息，在該存儲器中存儲一個消息。
全文摘要
存儲器220包括地址寄存器305、控制寄存器310、狀態寄存器315、消息寄存器320和接收地址寄存器信息寄存器325，它們經過并行總線235和230連接到一個解碼器240和一個微控制器250。微控制器250控制解碼器240的工作以接收和解碼來自接收機電路102的選呼信號，微控制器250通過存儲和檢索在該存儲器220的該寄存器中的信息與該解碼器通信。解碼器240通過存儲和檢索在該存儲器220的該寄存器中的信息與該微控制器240通信。
文檔編號H04Q7/14GK1140383SQ9610225
公開日1997年1月15日 申請日期1996年6月17日 優先權日1995年6月19日
發明者鄭耀華, 杜維仁, 黃守源 申請人:摩托羅拉公司