專利名稱:自適應正/負碼速調整復接器的制作方法
本發明涉及一種改進了的數字通信網傳輸復接設備。
現有的數字通信網傳輸復接器有兩種一種是正碼速調整復接器，這種復接器的優點是簡單、經濟，缺點是相位抖動大，特別是在復接速率為支路速率整數倍的情況下，不適合采用這種復接器;另一種是正/零/負碼速調整復接器，這種復接器可以應用在準同步和同步兩種制式下，缺點是在切換自身內部時鐘源時相位抖動較大，國內有人將其改進成雙模法正/零/負碼速調整復接器，改進后的復接器優點是相位抖動小，但由于在發端支路增加了“去相關器”，在收端支路增加了“前置平滑器”，使設備較為復雜。
本發明的目的在于改進上述兩種復接器，完成一種自適應正/負碼速調整復接器，這種復接器既要設備簡單.經濟，又要相位抖動小，可以應用在復接速率是支路速率整數倍的場合。
本發明是以下述方式完成的在現有的正碼速調整復接器的碼速調整部分〔A〕中增加一個△-∑總和增量調制器〔B〕，同時在現有的正碼速調整復接器的時序產生器〔C〕中增加一個控制器，這就構成了自適應正/負碼速調整復接器。
該發明具有正碼速調整復接器設備制作簡單，成本低的特點，同時又具備現有的雙模法正/零/負碼速調整復接器相位抖動小.通信傳輸質量高的優點，同時還具有復接靈活，應用方便的特點，經多次實際試用，是一種理想的數字通信網傳輸復接設備。
以下結合附圖對發明作進一步的詳細的描述。
附圖是本發明的原理框圖。
參照附圖1碼速調整器〔A〕中的第一分頻器〔N1〕.第二分頻器〔N2〕.存儲器〔RM〕.鑒相器〔PD〕是正碼速調整復接器原有部分，該發明在碼速調整器〔A〕中增加一個△-∑總和增量調制器〔B〕，△-∑總和增量調制器〔B〕由第一積分器〔S1〕.第二積分器〔S2〕.正/負調整控制器〔+/-〕.相減器〔M〕.判決器〔P〕.指令形成器〔Z〕構成。在時序產生器〔C〕中增加了一個對讀出時鐘〔fr〕的控制器〔AG〕。
當支路(寫入)時鐘〔fI〕通過第一分頻器〔N1〕，把支路數字流〔SI〕寫入存儲器〔RM〕，讀出時鐘〔fr〕通過時序產生器〔C〕中的控制器〔AG〕和正/負調整控制器〔+/-〕，第二分頻器〔N2〕，把在存儲器〔RM〕內的數字讀出，形成數字流〔Sm〕，然后匯同其它各支路的數字流〔Sm〕形成一個用以傳輸的數字流(合格)。當讀出時鐘〔fr〕的速率小于寫入時鐘〔fr〕的速率時，寫入時鐘〔fI〕把數字流〔Sm〕寫入存儲器〔RM〕和讀出時鐘〔fr〕把數字流〔Sm〕從存儲器〔RM〕上讀出的過程中，出現一個相位差〔φ〕，若讀出時鐘〔fr〕對寫入時鐘〔fI〕的相位差〔φ〕小于門限相位差φ0，則正/負調整器〔+/-〕將對讀出時鐘〔fr〕起作用，使它加快一個拍節，△-∑總和增量調制器〔B〕將自動的把門限相位差φ0降低。若讀出時鐘〔fr〕對寫入時鐘〔fI〕的相位差〔φ〕超過門限相位差φ0，則正/負調整器〔+/-〕將對讀出時鐘〔fr〕起作用，使它停止一個拍節，△-∑總和增量調制器〔B〕將自動的把門限相位差φ0提高，達到自適應正/負碼速調整目的。
參照表1，是該發明把不同支路速率復接成一個2048kbit/s的速率應用實例。
支路名稱 支路數(個) 支路速率 同步方式 合格速率數字支路 2或3 512bit/s 準同步數字支路 2或4 128kbit/s 準同步 2048kbit/s數據支路 1 64kbit/s 同步數據支路 1 32kbit/s 同步表1附圖中fs為采樣頻率。
權利要求
1.一種自適應正/負碼速調整復接器，由碼速調整器[A]中的第一分頻器[N1]，第二分頻器[H2]。存儲器[RM]，鑒相器[PD]；和時序產生器[C]組成，具特征在于有一個Δ-Σ總和增量調制器[p]和一個控制器[AG]。
2.按權利要求
1所述的自適應正/負碼速調整復接器，其特征在于△-∑總和增量調制器〔P〕由第一積分器〔S1〕，第二積分器〔S2〕、正/負調整控制器〔+/-〕、相減器〔M〕、判決器〔P〕、指令形成器〔Z〕構成。
專利摘要
本發明涉及一種自適應正/負碼速調整復接器，它綜合了正碼速調整復接器和雙模法正/零/負碼速調整復接器的優點，在時序產生器增加了一個控制器，在調整單元增中了一個Δ-Σ總和增量調制器，其優點是設備簡單，相位抖動小，適合在復接速率為支路速率整數倍的條件下應用。
文檔編號H04M7/12GK86107679SQ86107679
公開日1988年6月8日 申請日期1986年11月25日
發明者董利民 申請人:電子工業部第54研究所導出引文BiBTeX, EndNote, RefMan