電荷耦合器件的制作方法

專利名稱：電荷耦合器件的制作方法
技術領域：
本發明涉及至少包含兩個傳輸溝道的半導體電荷耦合器件，該溝道被限定在表面處，彼此相鄰，具有平行的電荷傳輸方向，在表面上形成時鐘電極的各排，沿電荷傳輸溝道的縱向方向延伸，用于施加時鐘電壓，可控制地存貯代表位于電荷傳輸溝道中的電荷存貯區的電荷包信號，還用于當在兩個電荷傳輸溝道之間至少形成一個連接溝道時，把電荷包從一個電荷存貯區傳到下一個電荷存貯區，由溝道限制區限制該溝道，并且通過連接溝道，把電荷包從第一個電荷傳輸溝道的一個電荷存貯區傳到第二個電荷傳輸溝道。
本器件可能形成兩維電荷耦合圖象傳感器排列的水平輸出寄存器的部分，這種結構對本發明是特別重要的。這種圖象傳感器排列包含垂直電荷傳輸溝道的系統，通過其溝道，表示圖象信息的電荷包在各行中并行傳輸到讀出寄存器，然后通過水平讀出寄存器，在它的輸出端，電荷包會以串行方式被讀出。眾所周知，關于水平讀出寄存器，最好有兩個或三個相鄰電荷傳輸溝道，在電荷包被傳輸到輸出端以前，圖象行的電荷包被分配給這兩個或三個傳輸溝道。這樣的一種排列，特別從“HighDensityFrameTransferImageSensor”ofBeeketal，publishedin“ProceedingsoftheFourteenthConferenceonSolidStateDevices”Tokyo1982JapaneseJournalofAppl.phys.，Vol，22，(1983)，Suppl，22-1，pp.109/112一文中已經公知了。這篇文獻的圖5表示出了有三個并行溝道的水平讀出寄存器。
在開頭的段落里，描述了一種電荷耦合器件，該器件至少有兩個相鄰電荷傳輸溝道和在這些溝道之間至少有一個連接溝道，該器件不僅可用在兩維圖象傳感器中，而且也可用在其它類型的器件中，例如用于線型傳感器中。這種類型的傳感器，例如可以被用在傳真應用方面，基本上包含一個單行光敏元件或者象素。為了讀出的目的，兩個(或更多)電荷傳輸溝道可以形成在行的任何一側。象素之間的間距因此可能是電荷耦合器件中比特(bits)間距的4倍，這關系到解象能力方面，常是所希望的。在開頭的段落里，描述的這種電荷耦合器件被使用在這種排列中，僅僅為了信號處理目的。雖然本發明特別描述了有關二維圖象傳感器，但是應當考慮到本發明不應限于本排列的這種類型。
特別是在上述文獻中描述過的這種類型的圖象傳感器中，每次相應于例如電視顯示設備的行象素電荷包行，被從存貯器中引入水平讀出寄存器。為從并行部分轉換到水平讀出寄存器，以及為把電荷包分配給三個水平溝道所需要的時間周期是由行圖掃描時間決定，例如那是12μm。
實際上發現，把電荷包分配給三個水平溝道是一項很關鍵的操作，而且至少因為利用標準時鐘電壓，行的回掃描時間周期太短，由于留下了電荷這個事實，使傳輸效率是太低了。
本發明的目的尤其是為了提供一種結構，通過該結構，在保持其它優良特性的同時，通過在傳輸溝道之間的連接溝道改善了傳輸。
本發明尤其是以對下列事實的承認識為基礎上述傳輸問題主要是由于連接溝道寬度窄小，當選取特殊的幾何形狀的時鐘電極時，連接溝道可能被大大變寬。
按照本發明，在開頭段落中所描述的這種電荷耦合器件，其特征是，與第一電荷傳輸溝道中所述的第一電荷存貯區相關連的時鐘電極，至少在鄰近連接溝道的那一側要比在第一電荷傳輸溝道相鄰電荷存貯區相關的時鐘電極寬。
由于連接溝道的寬度和第一電荷傳輸溝道的時鐘電極相鄰側的寬度相關，通過在其它時鐘電極寬度的減小為條件來增加所說的寬度，也局部地增加連接溝道的寬度，那是可能的。已經發現，用這種方法，上述傳輸問題可能已經大部分被避免了。
所說的時鐘電極可以是矩形的，因此在那種情況中，相對于其它時鐘電極，擴大相對側的延伸程度與鄰近連接溝道側的延伸程度相同。
優選實施例的特征是與第一存貯電荷區相關的所述時鐘電極，在鄰近連接溝道側的寬度，要比相對的另一側有較大的寬度。對時鐘電極合用的形狀是梯形形狀。通過改變著的寬度，在時鐘電極下面產生一個電場，其結果，有利于使電極下面存貯的電荷在連接溝道方向上傳輸。
參考實施例和附圖將更全面地描述本發明，其中

圖1表示包含三個水平讀出寄存器的FT傳感器的電路圖。
圖2用圖解方法表示按照本發明的FT傳感器中水平讀出寄存器的部分平面圖。
圖3是這個結構沿線Ⅲ-Ⅲ的剖面圖。
圖4是圖2沿線Ⅳ-Ⅳ的剖面圖。
圖5用圖解方法以放大比例表示兩個相鄰水平寄存器和中間橫向連接的部分平面圖。
用圖象傳感器排列，將更全面地描述本發明，對比，做為例子，選擇幀傳輸型(FT)傳感器。然而，應當知道，例如不用對隔行掃描型傳感器采取進一步措施，也可以利用本發明。圖1表示-FT型傳感器的電路圖。傳感器的主要部分由很多相鄰的CCD溝道1構成，它們的傳輸方向從頂部延伸到底部。在圖1中，用虛線表示的溝道限制區把溝道1相互分開。溝道1的系統被細分成兩部分A和B，它分別表示要顯示的輻射圖象所要投射的傳感器部分和在整個周期中產生的電荷圖形所要存貯的存貯器部分，通常，借助于反射層保護存貯器部分B不受入射輻射的影響。由施加到電極2上面的時鐘電壓φA1和φB1控制電荷的存貯和電荷的傳輸，在圖中僅用圖解方法表示該電極。下標A和B分別表示傳感器部分和存貯器部分。下標i表示相位、并且可以有，例如對于四相CCD，數值為可1、2、3或4。
借助水平寄存器C進行讀出，在寄存器C中，電荷的傳輸從右向左。在這個實施例中，水平寄存器C是由三個橫向溝道3、4和5組成，它們的輸出被耦合到一個輸出放大器6，可以在其輸出端得到信號。根據具體情況，為代替3個溝道和寄存器，當然水平寄存器C也可以由兩個或4個溝道組成。使用多路讀出寄存器C代替一個單個寄存器有幾個優點。按照這種連接法，人們能敘述出有關技術設計方面的更特殊的優點，事實上，由于目前有可能調整垂直寄存器A、B和水平寄存器C相互間的設計參數，獲得上述優點。
這里沒有進一步詳述傳感器部分A和存貯器部分B的細節，因為它們對于本發明不是主要的，如果需要，在一般眾所周知的文獻中，可以容易地得到。
當讀出時，每次把電荷包的一個視頻行從存貯器部分B傳到水平讀出寄存器C。以這樣的一種方式，把電荷包分配到三個溝道的，例如，來自最左邊的寄存器1和第4第7等寄存器1中的電荷包被存貯在水平溝道3中(通過箭頭8用符號表示)，在第2寄存器1和第5第8等寄存器1的電荷包被存貯在水平寄存器4中(箭頭9)和來自第3第6第9等寄存器1的電荷包被存貯在水平寄存器5中(箭頭10)。可以用很多方法實現這種傳輸，但是它們都有共同點傳輸9到溝道4和傳輸10到溝道5，分別會發生要經過溝道3和經過溝道3和4，再以橫向傳到這些溝道的水平的主要傳輸方向。如在上面序言中已經敘述的那樣，在給定的時間限制范圍內，實現這種橫向傳輸，常常是困難的，事實上常常意味著電荷被丟失，其結果是傳輸效率低。
圖2是本發明的水平讀出寄存器C的平面圖。為了解釋電路排列的結構，圖2和圖4分別表示沿線Ⅲ-Ⅲ和Ⅳ-Ⅳ的幾個剖面圖。圖2表示在B部分和C部分之間的轉變區中幾個垂直的溝道1。溝道1由限制溝道區11相互分開，為了清楚的原因，在圖中用灰色表示限制溝道區11。另外，電荷存貯電極12和轉換電極13也被表示在圖中。用已知方法可形成部分A、B和C中的兩種電極做為布線系統，該系統由三個多晶硅層組成，電極13在第一層多Ч柚兄瞥桑緙 2在第二層多晶硅中制成。由圖可見，按這樣的方法安排電極，是為了彼此重迭，相互重迭的相鄰電極，是由中間氧化層(沒表示出)或別的介質材料彼此絕緣的。不同的多晶硅層在下文中將按先后次序簡單地被表示出來、它們被規定為多晶硅Ⅰ，多晶硅Ⅱ，多晶硅Ⅲ。
在本實施例中，水平寄存器或溝道3、4和5構成三相CCD，不用進一步解釋，就會知道，這些寄存器也可以形成為例如二相或者四相CCD。通過三個時鐘線14、15和16施加時鐘電壓。例如由AL線條構成上述時鐘線，每一個時鐘線和三相當中的一個多晶硅電極相接觸。水平溝道3由溝道限制器17(用灰色表示，象區域11一樣)相互分開。為橫向傳輸到縱方向，為了給三個溝道分配電荷包，在溝道限制器17中留下溝道18空著，通過它可能把電荷從溝道3傳到溝道4，然后從溝道4傳到溝道5。在該圖中，在橫向溝道18和溝道限制器17之間的限制由虛線表示。在上述溝道限制器17上面，設置轉換柵19、1和19、2，橫向溝道18和這些柵限定了在橫向溝道18的下層部分的電荷存貯柵區。由多晶硅Ⅰ制成的這些柵，在橫向溝道18的區域中有窄小的伸出部分，用于改善對橫向溝道18的傳輸，特別在歐洲專利申請EP-AO，125、732中(PHN10676)描述了上述情況，以申請人的名義在1984年11月21日為公眾審查進行公開。
與前述公開文獻中表示的實施例相比較，其中，橫向溝道18相對于傳輸柵19、1和19、2的縱向方向傾斜地延伸，而在本實施例中，橫向溝道實際上是以直角向傳輸柵縱向方向延伸。于是，獲得的優點是，橫向傳輸一定會發生的跨越距離是盡可能的縮短了。如圖中進一步表示的那樣，橫向溝道或連接區18從頂部到底部變寬，該方法是在較低的側，可能成為存貯電荷的側面，在該電荷存貯側面中，能夠存貯電荷包直到電荷被傳輸到鄰近的水平溝道。
水平寄存器C的時鐘電極在時鐘線14-16和B部分之間延伸，以橫向傳輸到水平溝道3、4和5的電荷傳輸方向。由多晶硅Ⅲ做成的電極20、22、24、26和由多晶硅Ⅱ做成的電極21、23、25橫向超過多晶硅Ⅰ組成的轉換柵19、1和19、2進行延伸，并重迭在由多晶硅Ⅰ做成的轉換柵13上。以常規方法，通過玻璃層中的接觸窗孔，把鋁時鐘線14、15和16提供給電極20-26。
如圖所示，電極20-26在從溝道3到溝道4和從溝道4到溝道5的方向是相對的偏轉了，每一次越過近似一個電極的距離，就傳輸通過橫向溝道18的情況來說，該電極允許把電荷從一相移到另一相。
為了清楚起見，圖3表示在轉換柵19、2區域，這種排列的剖面圖。做為例子，該排列具有P型表面區32的n型硅襯底區30，該排列的表面為31。在這P型區中形成n型表面區33，表面區33構成橫向溝道18。溝道18由P型區32的中間部分相互分開，如果需要P型區32在區域34處的摻雜濃度可以增加，并且它構成溝道限制區17。由薄氧化層35復蓋表面31、氧化層35形成柵介質層，在氧化層35上面，用多晶硅層(多硅晶Ⅰ)形成轉換柵19、2，通過多晶硅層可調整溝道18中的電位。用氧化層36或其它適當的介質層復蓋柵19、2，使之與電極20-26絕緣。
圖4表示沿水平溝道4的一部分的剖面圖。這個溝道由在P型區32中形成的一個n型區構成，該區與橫向溝道18有相同的成分。這些區域的厚度和摻雜濃度是這樣選擇的，以便該器件能做為埋層溝道型的CCD進行工作。由多晶硅層Ⅱ形成時鐘電極23、25和27，并且為多晶硅層Ⅲ形成的電極22、24、26所重迭，當涉及它的寬度時，術語“電極”在下文的意思是指電極的有效部分，即電極的這部分按照所施加的電壓決定溝道4下層部分中的電位。也就是說，由多晶硅Ⅲ所形成的電極22、24、26的那些迭加在電極23、25等(多晶硅Ⅱ)上，因此其電極對于溝道4中的電位變化不做貢獻的部分，并不成為有效電極寬度的一部分。有效電極22、24、26的寬度僅由位于介質層35上的電極部分決定。
如圖2所示，如通常那樣，時鐘電極20-26的寬度都不相同，但是其尺寸按如下選定，使電極20、23、26至少在鄰近橫向溝道18的那邊有一比中間存貯電極21和/或22為大的寬度。
在一個簡單的實施例中，電極20-26能都取矩形的形狀，電極20、23和26的寬度就要比電極21、22、24、25等的寬度大。但是在本實施例中，電極20-26在頂邊實際上有相同的寬度，并且電極20、23、26等的寬度以電極21、22、24、25寬度的減小為條件下，在向下的方向逐漸增加。
圖5表示電極幾何形狀的影響。在該圖中，在溝道5、6和一個橫向溝道18的上面，用圖解的方法示出電極23-26。在圖中，僅示出有效電極。為了清楚起見，沒有示出重迭部分。如果說要有一個相對相等尺寸的常規矩形幾何形狀的話，虛線38就表示電極之間界線。在一個具體實施例中，電極26的寬度，即點L和O之間的距離，此時應是8μm。對于大約1.5/μm的情況，因為給定距離必須被維持在點L和O與橫向溝道18的橫向分界之間，因此，在電荷傳輸溝道5這邊大約有5μm的寬度留給橫向溝道18。這個寬度是那樣的小，以致于在該位置，當電荷從溝道5傳輸到溝道6時，產生了狹溝道效應，它嚴重地阻礙電荷傳輸。如該圖所示，以寬度KP大約是10μm加寬電極26，在為電極18保持相同的公差的條件下，溝道18的寬度MN能夠增加到7μm，這種增加證明上述傳輸問題是完全能夠避免的。
電極的擴大是以維持電極(remainingelectrade)寬度的減少為條件，因為每一組三個電極平均間距相對垂直寄存器1的間距必須不能變化。為了盡可能減小電荷存貯容量的損失，使兩個維持電極24、25的每一個，向下要變窄大約1μm直到橫向溝道18一邊大約為7μm的寬度。在上邊，即在遠離溝道18的一側，電極24、25、26基本上有大約8μm的相同寬度。
電極26由于它的梯形形狀，從上部到下部變寬這種形狀具有如下優點在溝道5中感應出電場，該電場是這樣指向的，使電極26下面存貯的電子被推向橫向溝道18的方向，其結果，從溝道5到橫向溝道18的傳輸受到有利的影響。
應當理解，本發明不限于這里描述的實施例，而在本發明的范圍內，很多進一步的改變對于本技術領域中的技術人員都是可能的。
例如寄存器4、5、6也可以由二相或四相CCD構成。寄存器4、5和6也可以具有用存貯電極和轉換電極組成的電極系統，轉換電極有相對地相同的寬度，相應于寄存器之間的橫向溝道的電荷存貯電極有比維持電荷存貯電極為大的寬度。
在通過橫向溝道僅僅連接兩個水平寄存器的CCD中，也可以使用本發明。
而且，不僅在圖象傳感器中，而且在其它類型的電荷耦合器件中，也可以利用本發明。
除了埋層溝道型之外，電荷耦合器件還可以是表面傳輸型，在具有并聯-開啟-串聯-輸出結構的所有其他CCD排列中，象在隔行掃描型傳感器、線傳感器、SPS存貯器等采用兩個或更多相鄰輸出寄存器的排列中，也可以使用本發明。
權利要求
1.一種半導體電荷耦合器件，包含限定在表面處的至少兩個相鄰電荷傳輸溝道，它們具有并行的電荷傳輸方向；兩排時鐘電極被形成在表面上，并且在電荷傳輸溝道的縱向方向上延伸，用以施加時鐘電壓，控制用電荷包表示的存貯信息，該電荷包位于電荷傳輸溝道中的電荷存貯區，還用以當在兩個電荷傳輸溝道之間至少放置一個連接溝道時，把電荷包從一個電荷存貯區傳輸到下一個電荷存貯區，這些溝道由溝道限制區限制，并且通過連接溝道，電荷包能夠被從第一個電荷傳輸溝道的一個電荷存貯區傳送到第二個電荷傳輸溝道，其特征是與第一電荷傳輸溝道中所述第一電荷存貯區相關連的時鐘電極的寬度，至少在連接溝道相鄰的一側，要比與第一電荷傳輸溝道中相鄰電荷存貯區有關連的時鐘電極寬。
2.如權利要求1所述的電荷耦合器件，其特征在，與第一電荷存貯區相關連的所述時鐘電極，在與連接溝道相鄰的一側，比其對一側有較大的寬度。
3.如權利要求2所述的電荷耦合器件，其特征是，所述的時鐘電極是梯形。
4.如權利要求1到3中任何一項所述的電荷耦合器件，其特征是，兩個相鄰電荷傳輸溝道由n相器件構成，而第一電荷傳輸溝道的n個電極的每一組，包含一個電荷存貯電極，該電極相應于連接溝道而且該電極至少在鄰近連接溝道的一側比同一組中維持電荷存貯的電極有較大的寬度，其維持電荷存貯電極有比較相等的寬度。
5.如前述權利要求中任何一項權利要求所述的電荷耦合器件，其特征是，第一和第二電荷傳輸溝道構成二維圖象傳感器中的讀出寄存器。
全文摘要
在CCD排列中，例如，二維圖象傳感器，通常以兩個(或多個)水平寄存器的形式提供輸出寄存器。通過水平寄存器之間的橫向連接，把電荷包從一個水平寄存器傳送到另一個水平寄存器。為了避免在橫向傳輸時由于窄溝道效應造成的延時，在相鄰時鐘電極的減小處，把相鄰橫向連接的第一個水平寄存器的電極加寬。這些加寬了的電極可以是梯形，其結果，在這些電極下面，感應出附加的漂移場。
文檔編號H04N5/335GK1037236SQ8910133
公開日1989年11月15日 申請日期1989年3月13日 優先權日1988年3月15日
發明者艾伯特·約瑟夫·皮埃爾·菲韋森 申請人:菲利浦光燈制造公司